排序方式: 共有158条查询结果,搜索用时 15 毫秒
71.
新型半导体集成磁敏传感器的研究 总被引:1,自引:0,他引:1
本文论述了一种新颖的集成磁敏传感器,它是以互补三漏MOS晶体管为磁敏器件,采用半导体集成电路技术,将放大电路,偏置电路与磁敏集成在同一芯片上。该传感器具有灵敏度高,功耗低和体积小等特点。 相似文献
72.
高速高精度ADC是CMOS图像传感器中的重要部分。随着工艺的进步,低功耗设计已经吸引了很多人的注意。为了在没有降低表现的情况下控制功耗,在本设计采用相同结构放大器共用相同的偏置电路技术,并且采用了共源共栅补偿技术来降低功耗。噪声和不匹配也是流水线ADC中重要的误差源,因此采用了Matlab对这两者进行了仔细的计算和系统仿真。在本文中,提出了一个10位50MS/s的 流水线ADC核心。这个设计可以用于大像素规模的CMOS图像传感器。本设计在表现和功耗上取得了很好的平衡。 相似文献
73.
为了提高CMOS图像传感器大尺寸像素的电荷转移效率,消除图像拖尾,通过对像素内电荷转移的RC模型分析,提出一种优化电荷转移的方法。从工艺和版图两方面进行优化,工艺方面是在N埋层的形成步骤中增加一步P型杂质注入,使光电二极管内存在电场,增强电荷转移;版图方面是优化光电二极管的版图为U型,使传输栅伸进光电二极管内尽量长,减少RC模型的传输级数,提高电荷转移效率。与传统像素相比,工艺和版图的优化使电荷转移效率分别提高了2倍和3.3倍,转移时间也分别缩短到传统像素结构的26%和30%左右。对传统像素结构进行工艺和版图同时优化则使电荷转移效率提高了9.5倍。 相似文献
74.
基于边缘检测的Retinex图像增强算法 总被引:1,自引:0,他引:1
针对消除背景光照对图像的影响时出现的细节弱化、色彩失真的问题,提出了一种基于边缘检测的Retinex彩色图像增强算法。根据人类视觉特性从图像中提取亮度分量并检测边缘信息,在平滑点和边缘点处采用不同的模板估计背景光照,以避免强边缘处的光晕现象;通过调整图像中的背景光照比例提升局部对比度,并根据反射图像直方图自适应调整全局对比度;利用R、G、B通道及亮度分量的等价变换进行色彩恢复,以保证增强前后图像色调一致。实验结果表明,增强后的图像标准差提升了19.34%,信息熵增大了13.18%。 相似文献
75.
针对CMOS有源像素传感器,提出一种降低固定模式噪声(FPN)的列读出电路.通过对普通列读出电路进行改进,在双采样电路基础上,增加了失调电压补偿过程.数学分析和电路模拟结果表明双采样技术可以消除像素内产生的固定模式噪声,采用失调电压补偿技术可以将运算放大器带来的列FPN从毫伏级降为微伏级.该电路已应用于640×480 CMOS图像传感器中,满足低功耗(16.5μW)和窄列宽(8 μm)的要求,并在CHRT 0.35 μm工艺下成功流片,测试结果表明电路可将固定模式噪声降低到1 mV以下,有效改善电路性能. 相似文献
76.
77.
78.
在AVS视频解码系统中,针对运动补偿所需的参考宏块出界导致视频解码效率降低的问题,提出一种新型图像边界扩展算法重构了出界参考宏块,以获得相应运动向量进行完善的运动补偿。该算法基于视频解码系统流水线设计要求,同时考虑消除中间存储的需求,对图像数据进行分析,依据图像数据的不同类型和位置进行边界宏块像素的有序扩展,并采用二维存储机制提高效率,使得在运动补偿中实现了图像无限制运动向量(UMV),优化了图像运动补偿效果,提高了视频的解码效率。该算法采用Verilog HDL语言描述,经EDA软件仿真、综合及FPGA验证表明:该算法能够在图像运动补偿中获得出界参考宏块的运动向量,实现图像运动补偿的优化,本模块打开UMV后综合的芯片面积仅增加面积1.5%,而AVS视频解码系统采用UMV比不采用UMV解码效率明显提高。 相似文献
79.
为提高数字像素图像传感器的动态范围,提出了一种具有自适应参考电压的脉冲宽度调制读出方法。该方法将像素阵列分成包含相同数目像素的像素块,通过参考电压产生模块使每个像素块的参考电压和像素块内光照强度相关,理论上这种结构能够将数字像素图像传感器的动态范围从48 dB提升至96 dB,实际仿真结果为88.16 dB。分析了像素分块内主要的噪声来源和参考电压产生模块的采样电容引入的偏差。采用65 nm CMOS工艺实现了4×4的像素块电路,在高光强和弱光强条件下分别将电路输出同理论计算值相比较,并分析了产生误差的原因。 相似文献
80.
A low power linear stepping digital programming gain amplifier (PGA) is designed for CMOS image sensors. The PGA consists of three stages with gain range from one to nine. The gain is divided into four regions and each range has 128 linear steps. Power consumption of the PGA is saved by good tradeoff between variation of amplifier feedback coefficient, pipeline stages and gain regions. With thermometer-binary mixed coding and linear pipeline gain stepping, the load capacitance keeps constant when the gain of one stage is changed. The PGA is designed in the SMIC 0.18μm process. Simulation results show that the power consumption is 3.2 mW with 10 bit resolution and 10 MSPS sampling rate. The PGA has been embedded in a 0.3 megapixel CMOS image sensors and fabricated successfully. 相似文献