排序方式: 共有51条查询结果,搜索用时 31 毫秒
31.
32.
使用同步电路综合工具优化异步电路 总被引:1,自引:0,他引:1
现可用的同步电路综合工具对捆绑数据类异步电路直接映射的方法不能有效地约束时序,分模块综合的方法不能进行全局优化,其中以标准单元组成C单元降低了电路性能、增加了电路面积.通过将4相位捆绑数据寄存器流水线数据通道等效为一个同步流水线,可以自顶向下地进行有时序约束的综合,采用全定制C单元,并把其当作组合逻辑门进行分析,综合出的电路更加优化.使用此方法实现的一个数据流AES芯片的数据通道的面积延时积是直接映射方法的88%左右,实际芯片的整体性能优于一个由Balsa实现的AES芯片。 相似文献
33.
一种分析模拟电路中互连线的新方法 总被引:1,自引:0,他引:1
互连线在高性能模拟集成电路中的影响已变得越来越不可忽视,部分元等效电路法(Partial Element Circuit,PEEC)是一种分析互连线的有效模型,常用方法是再用SPICE等数值模拟软件对PEEC模型进行分析。文中提出的用符号分析法模拟PEEC模型以及其它电路元器件,具有大大降低运算量等优点。基于这一点开发出一套交互式程序,使得包括考虑互连线影响的模拟电路的设计、验证和优化变得更容易、更有效率。 相似文献
34.
提出了一种新的流水线处理器功能的验证方法,这种方法的主要思想是通过验证流水线处理器中所有寄存器的功能来验证处理器的功能.流水线处理器绝大部分是由同步电路组成的,同步电路的状态则完全由寄存器的状态决定,因此如果能够保证每个寄存器功能正确就可以保证整个同步电路功能正确.对于流水线处理器来说,寄存器状态的变迁是由处理器的原始输入和寄存器本身状态决定的.原始输入包括控制信号(如复位信号)和数据输入(如指令输入).如果把对每个寄存器的赋值操作转换成对控制信号和数据输入的操作,就可以生成一个验证序列,这个序列包括每个时钟周期控制信号和数据输入的值.有了这个序列就可以把目标设计和参考模型进行结果比较,从而验证目标设计功能是否正确.同时这种方法也便于调试. 相似文献
35.
36.
给出了一种用于密码芯片以提高芯片抗功耗攻击能力的"功耗平衡"加法器,它运行时工作功率与运算数据无关.对新设计与相关原设计芯片的功率样本进行显著性检验,在样本数为283的情况下,前者的最低显著性水平比后者高10个数量级.功耗平衡加法器比现有的采用"n分之一"编码的抗功耗攻击加法器少13个以上的晶体管. 相似文献
37.
系统芯片 IDDQ 可测试设计规则和方法 总被引:1,自引:0,他引:1
目的:为了使IDDQ测试方法对SOC(系统芯片)IC能继续适用,必须实现SOCIDDQ的可测试性设计,解决因SOC设计的规模增大引起漏电升高的问题。方法:传统的电路分块测试方法存在需要增加引腿代价,因此是不实际的,本文提出了一种通过JTAG边界扫找控制各个内核电源的SOCIDDQ可测试设计方法。结论:实验表明该设计不要求专门的控制引腿,硬件代价是可忽略的,结论:本文提出的方法可有效地用于系统芯片的IDDQ测试。 相似文献
38.
针对前馈级联∑△模数调制器结构,详细分析了调制器信噪比及功耗与Class-A类运算放大器构成的各级积分器等效输入噪声功率及功耗间相互关系,并在此基础上提出对于给定调制器信噪比及功耗双重约束的前馈级联∑△模数调制器各级积分器参数参考值的优化选取,包括:采样电容、开关导通电阻、输入晶体管宽长比等,从而有利于低功耗高精度∑△模数调制器设计者确定满足给定功耗和信噪比双重约束的∑△模数调制器优化设计方案,指导晶体管级电路设计,缩短设计周期. 相似文献
39.
利用超长指令字(VLIW)处理器处理单指令多数据(SIMD)的优势,采用加速SIMD指令计算的数据拼接方案和多方向并行搜索方法以及适合图像数据复用的插值图像存储结构,优化实现了一个高效的ME软硬件结合的架构,分别在TMS320C64××及自行设计的LILY Processor上实现了H.264的QCIF图像数据的搜索及H.263的CIF图像数据的搜索.测试实验表明ME的搜索速度提高了3倍到15倍. 相似文献
40.
超长指令字(Very Lone Instruction Word,VLIW)结构是数字信号处理器(DSO))设计中的一种常用结构.用户在开发应用程序的过程中常常会出现错误,查找并修复错误的调试过程要求芯片具有硬件调试功能.对此提出了一种适用于VLIW结构DSP的嵌入调试结构,通过为数不多的调试接口,能够观察芯片的内部信号,设置芯片的状态,控制程序执行过程,从而实现芯片的硬件调试.最后,在一款VLIW结构的DSP-THUASDSP2004上,实现了提出的嵌入调试结构. 相似文献