实时嵌入式软件仿真测试平台的体系结构设计

从实时嵌入式软件测试平台的需求出发，分析了实时嵌入式软件测试对计算机体系结构的要求，提出了以实时协处理为特征的面向实时嵌入式软件系统测试应用的体系结构解决方案。     

嵌入式软件仿真测试平台的建模环境设计

从嵌入式软件仿真测试平台的建模环境的特点出发,分析了嵌入式软件仿真测试平台中建模环境的功能和结构,提出了以体系结构为中心的仿真建模环境的设计方案.     

基于RRAM延时单元的PUF设计

随着技术的发展，信息安全受到了很大挑战.物理不可克隆函数（Physically Unclonable Function，PUF）电路是一种新型的密钥生成电路，阻变存储器（Resistive Random Access Memory，RRAM）可以为其提供物理随机熵源，这使得PUF在物理上不可被攻击.但目前在基于RRAM的PUF设计方案中，RRAM延时单元的测试响应对（Challenge Response Pair，CRP）效率并不够高.本文提出一种基于RRAM延时单元的PUF结构，延时单元将RRAM的阻值输出到反向器中，形成脉冲的延迟，最后通过判决器判断两路脉冲达到顺序并编码为"0"和"1"，这就是PUF的输出位.基于RRAM延时单元，本文设计了8位、16位、32位、64位PUF，这些PUF在保证良好的随机性、稳定性、唯一性的前提下，大大提高了PUF的RRAM单元效率.实验结果表明：该设计能够有效的提高RRAM使用效率，使得PUF能够更好地防止外界的攻击.     

一种峰值功耗约束下的SoC蚁群测试调度算法

基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗控制在允许峰值功耗之下.文中采用蚁群优化思路设计SoC测试调度算法,用于在峰值功耗和TAM总线最大宽度约束下降低SoC测试时间.实验结果表明,本方法优于先前已发表的相关方法.     

基于VSPTIDR编码压缩的测试资源划分方法

提出了一种有效的新型测试数据压缩编码——VSPTIDR编码,该编码方法只需对编码字进行移位操作即可得到相应的游程长度,在测试集中0的概率p满足p≥0.92时,能取得比FDR编码更高的压缩率。该编码方法的解码器也较FDR编码的解码器简单、易实现且能有效节省硬件开销。这一系列改进降低了芯片的测试和制造成本,从而也就降低了芯片的整体成本。     

自适应软件测试过程的稳定性模型

介绍了一种新的自适应软件测试过程的稳定性模型.该模型能够根据现场实际测量的错误数据客观地反映软件测试过程稳定性的变化情况,在受控马尔可夫链方法的框架内讨论软件系统的自适应测试过程,大大提高了对不同分布形式错误数据的适应能力,在一定程度上克服了软件测试过程稳定性模型的应用范围较窄的缺点.     

一种软硬件协同设计工具原型及其设计描述方法

软硬件协同设计工具不但需具有软硬件功能划分的能力,而且应可实现系统级设计到软硬件基本结构的综合。提出一种利用进程代数为高层设计语义基础,可重用现有软硬件设计工具资源的软硬件协同设计工具的实现方案框架,重点讨论其中的设计描述问题。采用这种基于语言变换的软硬件协同设计工具方案有利于对系统的活性、安全性、接口一致性等性质进行高层仿真与形式验证,具有可用性、易扩展好等优点。     

基于MISEP算法的瞬时混合模型非线性电路的信噪盲分离

针对非线性电路信噪分离问题,提出基于互信息的信噪盲分离算法,用以对非线性电路的测量信号进行补偿.首先面向瞬时混合模型下的非线性电路,将用于计算分离信号的模块与用于调整参数的模块进行反馈级联,构造多层感知机网络;然后采用含随机噪声的电路测量数据,以最小互信息为目标对该网络进行训练,直至代价函数值收敛于预设的误差范围;最后利用训练好的网络进行非线性电路盲源分离问题的解算.对前非线性电路、后非线性电路和单级放大器的实验结果表明,该算法分离出的信号和噪声在时域波形和功率谱特征方面均与输入相符.     

Timed CSP在硬件高层设计中的应用

介绍了一种将TCSP语言用于硬件高层次系统设计的方法。该方法以HDL语言作为系统功能实现的核心,以TCSP语言作为系统高层次描述的外壳,从而弥补了HDL在高层形式说明和结构与实时功能表达方面的不足;同时该方法将时序与功能一体化描述,进一步丰富了硬件系统规格的内容,为复杂的硬件系统设计提供了一种可执行的规格说明方法。