浅议疏浚工程的施工管理

浅议从人员,设备,材料,工艺等方面控制疏浚工程施工质量的方法与实践。     

基于Wishbone总线的CRC32 IP核的设计

针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。     

一种面向H．264视频编码器的SoC验证平台

构建了面向H．264视频编码器的SoC验证平台,采用FPGA原型系统完成H．264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H．264硬件编码模块;根据H．264编码器的数据流要求,设计了运行输入／宏块顺序输出的多端口SDRAM控制器;移植了μC／OS—Ⅱ实时操作系统和／μC／TCP—IP协议栈,用于输出编码后比特流。     

JavaCard处理器上扩展AES加解密硬件模块的研究

JavaCard应用的许多场合需要对数据进行加解密,而JavaCard处理器大都效率不高,难以有效运行现代加解密算法.AOJCP（Area-Optimized JavaCard Processor）是一款自主设计、基于微码、面积优化、低功耗的JavaCard硬件处理器,本文描述了在其上扩展新一代密钥加密标准AES（Advanced Encryption Standard）的全过程.使用硬件执行128bit AES加密算法只需13个时钟,而pentium III机型上手工优化的AES加密算法最快需要226个时钟.扩展AES硬件模块后,AOJCP加解密速度分别可达25.3和23.5Mbit/sec.     

基于遗传算法的大规模流量工程问题求解

研究了大规模网络中的流量工程问题，其实质是在复杂约束条件下的多业务多目标网络流问题。提出了一种经过优化的遗传算法，该算法引入预处理机制，采用启发式变异操作并且采用爆破处理。仿真实验证明，该算法是快速有效的。     

一种实时操作系统硬件加速设计

RTOS是嵌入式系统中重要的组成部分,但其本身的运行使整个系统的性能下降.针对RTOS的任务调度和时间延时处理部分进行分析,并加以硬件实现.在运行63个任务时,采用硬件加速模块,任务响应时间为2 180个时钟周期.相比没有硬件支持的系统,任务响应时间可降低85.8%,提高了系统的可预测性.     

三维静磁场的数值计算在稀土永磁同步发电机设计中的应用

用双标量法计算了两台容量不同的稀土永磁同步发电机的三维静磁场,分机了气隙磁场和漏磁场的分布规律,讨论了不同结构参数时的漏磁通分布。     

AEMB软核处理器的SoC系统验证平台

随着SoC（Systemon Chip,片上系统）技术与IP复用技术的发展与应用,SoC平台与系统IP核的验证面临着越来越大的困难。本文以32位微处理器AEMB为核心,以Wishbone总线作为系统总线,构建了一个基本的SoC硬件平台;在CycloneIIFPGA上进行了实际验证,证明了硬件平台的正确性;并在该硬件平台上移植了μC/OS-Ⅱ实时操作系统,以方便在平台上的开发与应用。     

道路桥梁施工技术及裂缝问题的处理措施

近年来,我国加大对于基础设施建设的发展力度,已经取得了非常不错的成效,使得我国人们生活幸福指数不断提升.随着社会经济的不断发展,越来越多的道路桥梁工程陆续开始建设.为了经济的可持续性发展,在国家倡导绿色环保发展理念下,道路桥梁施工也向着环保节能的方向发展,对道路桥梁的施工方面也加强了监督和管理.从施工材料环保性能选择,...     

一种读写深度可配置的异步FIFO设计

随着设计复杂度的不断提高,现代电子信息设计中,单一时钟驱动已无法满足设计与应用的需求。基于多时钟驱动的设计已经越来越普遍,在异步时钟域的设计中,跨时钟域数据信号传输是必须考虑的一个问题。控制信号一般使用握手协议来实现异步传输,对于异步时钟域大数据量的传输则经常使用异步FIFO来实现。