抓住机遇迎千禧 满怀信心应挑战

千禧之年,世纪交替,机遇与挑战共存。 1999年,峨嵋半导材料厂、峨嵋半导体材料研究所全面完成了各项生产经营、科研试制计划任务,提前完成了国家重点项目“年产100吨多晶硅国家重点工业性试验示范线”的建设,成为目前国内最大的、具有国际先进技术水平的多晶硅生产企业。中央经济工作会议明确提出了大力开发中西部的战略,为地处祖国西南、巴蜀腹地,从事基础材料研究生产的峨半厂(所)带来了大发展的良好机遇。我国加入WTO将会     

一种新颖自能式SF6断路器的研制与开发

本文对LW38-126/T3150-40户外高压SF_6断路器的结构、技术参数及主要型式试验进行了较全面的介绍,并对以膨胀式与小尺寸压气式合二为一的灭弧室结构的特点进行了分析与讨论。     

大型商场节电策略的实例研究

通过对杭州市某大型商场的用电情况进行调查与分析，针对商场的照明、通风、制冷等系统，提出了如何利用成熟技术来提高能源利用效率、降低能源消费成本的整改措施和建议，可为大型商场的节电提供借鉴。     

FPGA中通用互连结构的设计与优化

介绍了一款基于SRAM技术的FPGA电路的通用互连结构.在对其通用互连线的延时模型进行分析的基础上,提出了一种改进的互连结构.基于CSMC 0.6 μm工艺下的SPICE仿真及流片结果表明,改进后的互连结构性能提高了约10%.     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。     

一种改进的子集可满足性算法用于FPGA布线

介绍了用布尔可满足性(SAT)和子集可满足性(sub-SAT)算法解决FPGA的详细布线问题。在布线资源固定的FPGA布线环境中,布尔公式可以证明所给电路的不可布通性,这一点要优于典型的one-net-at-a-time方法。子集可满足性方法把一个有N个约束的"严格的"SAT问题转换成一个新的"松弛的"SAT问题,仅当在原始问题中变量的不可满足个数不超过阈值k(kN)时,这一问题是可满足的。它改进了布尔可满足性,但是却产生了很多额外的变量和子句。针对这一问题,提出了用伪布尔可满足性(PBS)来消除子集可满足性公式带来的缺点。初步的实验结果表明,把这个方法加入子集可满足性方法中可以减少变量和子句数量,并显著减少运行时间。     

一种用于FPGA配置的抗干扰维持电路

设计并实现了一种用于FPGA配置的抗干扰维持电路,针对基于SRAM的FPGA配置单元易受噪声影响丢失信息的问题,提出了电压不稳定、低压状态下配置信息的抗干扰维持方案.在设计高面积效率配置单元、分析噪声容限的基础上,得出配置单元静态噪声容限随电源电压单调递增的关系,并进一步设计了基准、电荷泵以及电压比较控制电路构成的可切...     

ZEFD7三千瓦风力发电机组

浙江省机电设计研究院开发的ZFD7三千瓦风力发电机组已在浙江省两个海岛上可靠使用了三年。ZFD7利用风能发电,由单机或多机组成独立电站,可供村落、营房、电泵站、通讯中继站、气象台站、航标(信号)灯站及油田管道阴极保护等用电。用途广泛,可节省大量常规能源,更是海岛、高山、林区、边远地区的最为切实可行且经济性良好的电源。ZFD7发电机电压为400/230伏,可以远离配电控制室,因此十分有利于选择最佳风能点安机以充分利用风能。     

FPGA时钟分配网络设计技术

本文阐述了用于FPGA的可优化时钟分配网络功耗与面积的时钟布线结构模型.并在时钟分配网络中引入数字延迟锁相环减少时钟偏差,探讨了FPGA时钟网络中锁相环的实现方案.     

过河供水管道水平定向钻穿越工程的设计与施工

开平大桥旁的过河供水管道工程横跨潭江主航道,管材采用DN800的PE管,管道总长为594.8 m,为了保证航路畅通并保护两岸长堤的优美风景,确定采用水平导向钻穿越施工法,避免了开挖施工带来的交通封锁和对现有市政设施的破坏,且施工安全、工期短、成本低,可为相关工程施工提供借鉴.