一种多用户MIMO-OFDM系统中的天线与子载波分配算法

天线与子载波分配是多用户MIMO-OFDM系统无线资源管理中的重要内容.在分析了多用户MIMO-OFDM系统下行链路中最优天线与子载波分配算法的基础上,提出了一种次优的低复杂度天线与子载波分配算法.该算法通过先选择天线再选择用户从而避免了最优算法中的遍历搜索.仿真结果表明,在运算量大大降低的情况下,所提算法获得的系统最大容量和最优算法所获得的最大容量相比相差不大,而且空间和频率联合优化的结果使其性能远远优于仅在MIMO环境下进行子载波分配的算法.     

OFDM系统中一种维纳LMS信道跟踪算法

结合OFDM系统的特点,该文讨论了维纳最小均方(WLMS)算法在OFDM系统中应用的可行性。推导了WLMS信道跟踪算法在OFDM系统中的频域表达式。利用信道响应的频域相关特性,在每一次迭代过程中叠加一个频域滤波器,使算法的性能得到提高。仿真结果表明,选择合适的步长,算法误符号率性能基本接近理想估计的性能界。     

WiMax系统中卷积Turbo码技术的研究

卷积Turbo码是很灵活的码字，帧长和码率的变化范围很大，这也是选它做为WiMax（world Intemperability for Microwave Access）标准中的信道编码方案之一的主要原因，它采用递归系统卷积码作为子码，相对于经典Turbo码，它具有编码效率高，相同复杂度译码器下纠错性能好以及译码时延小等优点。详细介绍了卷积Turbo码的编译码器结构，提出译码方案，并且给出仿真性能曲线。     

OFDM系统中盲、半盲以及非盲信道估计方法的Cramér-Rao界

从OFDM信号系统的矩阵表示出发,推导了OFDM系统中盲、半盲以及非盲信道估计方法的CRB,其中,半盲信道估计的CRB是一般的表达式,经过外推可以得到盲信道估计和非盲信道估计的CRB。在推导盲信道估计的CRB时,证明了线性约束和二次约束两种情况下的CRB是一致的。针对OFDM系统的两种不同方案CP-OFDM和ZP-OFDM,分别进行了信道估计的性能仿真,验证了所推导CRB的正确性,并且利用CRB对一些信道估计方法进行了性能评价。     

下一代无线IP移动通信网中的IP微移动性协议

与Internet无缝连接和IP基的移动性是下一代移动通信网的重要特点。为了减少移动IP中的时延和信令开销，减少包丢失，提出了支持快速、 可靠切换和IP寻呼（IP paging)的IP微移动性（micro-mobility)协议。本文研究了提交到IETF移动IP工作组（MIP WG)的几种关键IP微移动性协议，分析了协议的动机、特点，比较了性能、信令复杂度和实用性，给出了可能的优化途径。     

宽带OFDM系统定时同步的硬件实现

针对宽带OFDM系统中的定时同步问题，提出了一种基于DSP和FPGA混合结构的硬件实现方案。相对于全FPGA的实现方案，该方案具有资源消耗少，定时精度高等一系列特点，并且具有灵活的可扩展性，可以满足多种通信协议的定时同步实现。在无线环境下的实验结果验证了该方案在实际系统中的可行性，以及优良的定时和调整能力。     

机会全双工/双向中继策略

传统双向中继（Two-way relaying,TWR）策略在信道和数据速率非对称性条件下性能较差。本文提出一种机会全双工/双向中继策略,提高无线中继系统在信道和数据速率非对称条件下的中断概率性能。以最优中断概率为准则,将机会全双工/双向中继策略建模为传输时间分配问题,给出了机会全双工/双向中继策略最优时间资源和中继功率分配方案。仿真结果表明,与传统的全双工中继（Full-duplex relaying,FDR）和双向中继（TWR）比较,所提策略能够获得更好的中断概率性能。      

一种新的基于稀疏导频的OFDM定时同步算法

本文研究了OFDM系统中精确定时估计问题.论文提出了一种新的数据辅助定时同步算法,算法适用于可分辨径数目较少的多径信道环境.通过设计特殊形式的稀疏导频,算法的定时估计精度要优于经典的数据辅助定时估计算法.同时,用同一块导频还可以完成小数倍频偏估计,从而提高了导频的利用效率.仿真表明,算法同时具有较好的定时和频偏估计性能.     

随机功率控制在分簇结构无线传感器网络中的应用

分析了分簇结构无线传感器网络中随机功率控制的成功通信概率,并提出由网络对成功通信概率的要求来决定簇内通信时节点发送功率的最大值和最小值。仿真数据表明,在节点密度较高的分簇结构无线传感器网络中,随机功率控制与固定功率控制相比,有更高的能量效率。     

基于FPGA的高速Viterbi译码器设计与实现

Viterbi算法是卷积码最常用的译码算法,在卷积码约束长度较大,译码时延要求较高的场合,如何实现低硬件复杂度的Viterbi译码器成为新的课题。本文提出新颖的Viterbi路径权重算法、双蝶形译码单元结构、高效的状态度量存储器等技术,使Viterbi算法充分和FPGA灵活原片内存储和逻辑单元配置方法相结合,发挥出最佳效率。用本算法在32MHz时钟下实现的256状态的Viterbi译码器译码速率可达400Kbps以上,且仅占用很小的硬件资源,可以方便地和Furbo译码单元等集成在单片FPGA,形成单片信道译码单元。