排序方式: 共有27条查询结果,搜索用时 15 毫秒
11.
12.
13.
14.
15.
提出了一种从XDL文件中提取现场可编程门阵列(FPGA)底层逻辑和布线资源的方法.预处理阶段通过正则表达式将原有底层逻辑文件转换为待分析的有层次属性的关系型数据库.数据挖掘阶段则根据各个层次数据内部的特性不同,采用不同的算法进行聚类来得到初步知识.通过粗糙集分析初步知识间的关系和约简属性,得出初步知识间的联系同时进一步提取出决策规则和产生式规则的知识.最后,通过规则验证器和泛化器对提取出的规则进行验证和泛化.实验结果表明,对于大型的FPGA器件,wire的逻辑最高压缩比可以达到2.88×10-4.该方法相对于底层器件有较好的通用性和交互性,适用于对不同器件族FPGA底层信息的知识提取,对深入研究FPGA的拓扑架构,提高对FPGA进行动态重配置的可控性和实现更灵活的重配置很有意义. 相似文献
16.
17.
19.
随着总线频率以及总线负荷的增加,基于总线的系统可靠性问题就必须引起重视;提出了详细的分析基于AMBA(Advanced Microcontroller Bus Architecture)总线的系统的事务级的错误敏感性模型和系统级敏感性预测方法,通过详细的实验,确定了单比特错误在不同的事务中对总线的影响,确定了总线系统中的需要被保护的关键信号,可以帮助选择合理的错误保护机制;结果显示基于预测的策略与仿真结果在所有的基准程序中平均具有90%的一致性。 相似文献
20.
一种16×16位高速低功耗流水线乘法器的设计 总被引:1,自引:0,他引:1
提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条件下,电源电压3.0V,其平均功耗为11.74mW,延迟为6.5ns。 相似文献