全文获取类型
收费全文 | 134篇 |
免费 | 16篇 |
国内免费 | 7篇 |
专业分类
电工技术 | 6篇 |
机械仪表 | 4篇 |
建筑科学 | 1篇 |
水利工程 | 1篇 |
石油天然气 | 1篇 |
无线电 | 20篇 |
一般工业技术 | 6篇 |
冶金工业 | 6篇 |
自动化技术 | 112篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2022年 | 2篇 |
2021年 | 3篇 |
2020年 | 1篇 |
2019年 | 3篇 |
2018年 | 1篇 |
2016年 | 1篇 |
2015年 | 1篇 |
2014年 | 2篇 |
2013年 | 4篇 |
2012年 | 1篇 |
2011年 | 8篇 |
2010年 | 8篇 |
2009年 | 12篇 |
2008年 | 5篇 |
2007年 | 12篇 |
2006年 | 20篇 |
2005年 | 18篇 |
2004年 | 13篇 |
2003年 | 14篇 |
2002年 | 4篇 |
2001年 | 1篇 |
2000年 | 3篇 |
1997年 | 2篇 |
1996年 | 3篇 |
1994年 | 4篇 |
1993年 | 2篇 |
1992年 | 2篇 |
1991年 | 2篇 |
1987年 | 1篇 |
排序方式: 共有157条查询结果,搜索用时 15 毫秒
51.
SOC可测试性设计与测试技术 总被引:19,自引:0,他引:19
超深亚微米工艺和基于芯核的设计给芯片系统(system-on-a-chip,SOC)测试带来了新的问题.对SOC可测试性设计与测试技术的国际研究现状及进展进行了广泛而深入的综述.从芯核级综述了数字逻辑、模拟电路、存储器、处理器4类芯核的可测试性设计与测试技术,从系统级综述了测试激励、测试响应和测试访问机制等SOC测试资源的设计以及压缩/解压缩与测试调度等测试资源划分、优化技术,并介绍了2个标准化组织开展的SOC测试标准工作.最后,展望了SOC测试未来的发展方向. 相似文献
52.
为减少测试数据存储容量,提出一种动态更新参考切片的IP核测试数据压缩方法.使用3个扫描切片作为参考切片,若扫描切片与参考切片相容时,仅需2位或4位就可编码这个扫描切片,否则这个扫描切片将替换一个参考切片;当扫描切片与多个参考切片相容时,提出了有选择的相容合并策略,以进一步提高压缩率.实验结果表明,与同类方法相比,文中方法具有更高的测试压缩率. 相似文献
53.
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路的影响越来越大,并可能使得电路在运行时失效.为此提出一种面向受害线上最大串扰噪声的测试生成方法,该方法基于多串扰脉冲故障模型,能够有效地模型化故障并生成合适的向量.为了能够激活尽可能多的侵略线以造成受害线上的最大脉冲噪声,首先将测试生成问题转化为一个加权的最大可满足问题,再使用解题器求解,以得到测试向量;此外,将子通路约束加入到可满足问题的描述之中,以保证所有被激活的侵略线能够同时跳变.针对ISCAS89电路的实验结果显示,文中方法适用于较大规模电路的串扰噪声测试,并且具有可接受的运行时间. 相似文献
54.
工艺波动下3D IC的成品率受绑定策略的影响较大.为了减少不当绑定造成的成品率损失,提出一种基于关键通路时延的3D IC绑定优化方法.通过绑定前时延测量得到待绑定芯片各层的时序特性,利用不同层上的通路进行时延互补,使用"好"的芯片挽救"坏"的芯片;把最大成品率问题抽象成二分图的最大匹配问题,提出了分级和啮合两种绑定优化算法,采用增广路经算法进行求解.实验结果表明,相对于不考虑工艺波动的随机绑定方法,采用文中方法有效地提高了3D IC的成品率. 相似文献
55.
56.
57.
一、引言专家系统开发工具(或称专家系统外壳、母体)是一种能够生成专家系统的专家系统,通常由开发机制和推理机制等组成,利用其开发机制,不需要编写程序就可以方便地建立知识库,加上开发工具所提供的推理机制以及其他辅助机制,就形成了用户所开发的专家系统。使用专家系统工具,比用LISP,PROLOlG等人工智能语言从头开发每个实用专家系统, 相似文献
58.
本文介绍了一种针对SOC测试设计中嵌入式芯核的核测试语言(CTL)。该语言描述了如何将可测试性设计置入具有知识产权(Intellectual Property,简称IP)芯核和SOC中,从而加速测试生成和复用。CTL语言标准虽然还未被IEEE正式通过,但已经在EDA厂商、ATE厂商和IP芯核提供者之间悄然兴起并被积极采用,一系列基于CTL的产品也相继被研制 制出来。本文通过对CTL的分析与研究,较为详细地说明了CTL引入的重要性及其特性,并为SOCIP芯核提供CTL语言测试设计实例。 相似文献
59.
分析了不同测试项目对于一款采用0.18μm工艺流片的高性能通用处理器芯片失效的发现能力.以失效分析的数据作为基本数据结构,提出了测试项目有效性和测试项目耗费时间的折中作为启发式信息的优化算法,利用该算法生成的测试流程可以减少失效芯片的测试时间.该算法和动态规划算法相比,计算复杂度从O(dn^2n)降低到O(dn^3).最后用实验数据证明了该算法的有效性. 相似文献
60.