一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。     

嵌套式斩波运放的分析与设计

针对传统的斩波运放具有大残余失调的特点,设计了一个嵌套式斩波运放。基于SMIC0.18μm工艺,通过Spectre仿真工具进行验证与仿真,运放的开环增益达到78.3dB,共模抑制比达到112dB。在斩波频率fchophigh=10kHz、fchoplow=500Hz的条件下,通过使用非匹配斩波开关,分别对单斩波和嵌套式斩波运放进行仿真。结果表明,嵌套式斩波技术能有效减小残余失调的影响。适用于带宽较低的微弱信号检测与处理电路,如传感器前端读出电路和音频信号放大电路等。     

高压大功率芯片封装的散热研究与优化设计

针对单片高压功率集成电路芯片,利用Flo THERM软件,建立三维结构的封装模型,并对各模型进行了仿真。研究了在不同基片材料、不同粘结层材料、不同封装外壳条件下封装模型的温度变化情况,分析得出一个最优的封装方案。结果表明,当基片材料采用BeO陶瓷、粘结层采用AuSn20合金焊料、封装外壳采用金属Cu时,该封装模型的温度最低、散热效率最高。     

火塘文化

火塘文化@何明 @杨发顺     

高压大功率芯片封装的散热研究与仿真分析

以工作电压为70V、输出电流为9A的高压大功率芯片TO-3封装结构为例，首先基于热分析软件Flo THERM建立三维封装模型，并对该封装模型的热特性进行了仿真分析。其次，针对不同基板材料、不同封装外壳材料等情况开展对比分析研究。最后研究封装体的温度随粘结层厚度、功率以及基板厚度的变化，得到一个散热较优的封装方案。仿真验证结果表明，基板材料和封装外壳的热导率越高，其散热效果越好，随着粘结层厚度以及芯片功率的增加，芯片的温度逐渐升高，随着基板厚度的增加，芯片温度降低，当基板材料为铜、封装外壳为BeO，粘结层为AuSn20时，散热效果最佳。