容错前置处理机和网络交换机实例分析

本文重点分析了分别用作计算机网络通信节点机的前置处理机和网络交换机的两个容错计算机的体系结构和组成等方面的容错特性。这些典型范例对于计算机通信网（计算机网络）中网络通信节点机的容错设计具有良好的参考价值。     

一种面向软件可靠性评估的故障注入机制的设计与实现

为了获取更加全面的程序失效数据以提高软件可靠性评估的准确性,提出一种面向软件可靠性评估的故障注入机制.该机制在生成故障注入方案时充分考虑了程序故障类型分布、故障空间分布、故障发生时间分布及程序输入等因素,从而能够合理地反映程序真实的失效情况.实现了故障注入方案生成器,并集成到自行开发的基于Intel PIN框架的动态软件故障注入工具软件中.为了验证所提出的故障注入机制的合理性和有效性,以TINY语言编译器、LZ77压缩程序、CRC32程序为例,分别通过测试和故障注入实验的方式收集了相应的失效数据,然后用Jelinski-Moranda模型计算得到了2组很接近的可靠性指标值.实验结果表明,基于故障注入的软件可靠性评估方法的有效性和合理性不亚于传统的基于测试的方法,故障注入方法更适用于较大规模程序的可靠性评估,采用指数分布的故障发生时间分布假设更能反映程序真实失效情况.     

缓解同时多线程结构中线程对关键资源的竞争

同时多线程处理器同时执行来自不同线程的指令,兼顾了线程内和线程间的指令并行,使处理器的性能得以大幅提升。然而这种对资源的共享方式,可能带来对关键资源(包括重命名寄存器、指令队列等)的恶性竞争,从而出现饿死现象,甚至影响处理器的吞吐率。这主要是由于某些线程遇到长延迟指令,并长期占据关键资源,从而导致其他线程对资源的需求无法得到满足,同时这也降低了资源的利用率。降低竞争带来的负面影响,主要有3种方法:线程调度——在取指段,决定从哪些线程取指令;指令调度——决定哪些指令进入关键资源;关键资源划分——为每个线程分配独立的关键资源。主要对这些调度策略进行综述。     

通用环境模拟器在嵌入式系统测试中的研究与应用

环境模拟器是用来在嵌入式系统测试中模拟外部硬件环境。它具有通用性,可扩展性,统一性的特点。文章阐述了环境模拟器的概念,协议,结构模型,外部组件。通过2典型应用实例采实现了模拟器。     

数字电路并发差错检测的新概念

并发差错检测是提高数字电路与系统可信的重要技术。文中建立了一种基于并发差错检测电路的结构模型。它由实现电路基本功能的基本功能模块和实现电路并发差错检测功能的检测器部分联所构成;提出了表征基于部分自校验概念的并发差错检测机制的一组新概念：精简强故障保险、精简强变量分离、精简强自校验、ｋ－容错精简强故障保险、ｋ－容错精简强变量分离和ｋ－容错精简强自校验,并研究了数字电路并发差错检测的主要概念之间的关系     

用于二维RCA跨层数据传输的旁节点无冗余添加算法

针对二维可重构单元阵列(RCA)硬件任务的跨层数据传输问题,提出了一种前序遍历回溯旁节点添加算法。该算法针对跨层输入树、跨层输出树2种类型的数据流图,保持了原有运算节点之间的逻辑关系,实现了旁节点的无冗余添加。给出了动态可重构系统划分映射的量化评估指标体系和流水化模型,给出了添加旁节点映射的临界条件。实验结果表明,基于相同的系统结构和划分映射算法,在满足临界条件的情况下,与不加旁节点映射算法相比,加旁节点映射在划分模块数,非原始输入输出次数、配置时间、总执行周期、功耗等方面均获得了较好的改进;与已有的先进算法相比,文中算法平均执行总周期降低了23.3%(RCA5×5)和30.5%(RCA8×8),平均消耗功耗降低了15.7%(RCA5×5)和18.6%(RCA8×8),从而验证了所提方法的合理性和有效性。     

考虑时间因素的不同基本门故障概率计算

在门级电路的可靠性概率评估方法中,基本门的故障概率p一般人为设定或以常数形式出现.考虑到不同基本门的故障概率具有随时间变化的特性并结合其输入导线,本文构建了考虑输入负载的随时间变化的不同基本门的故障概率模型.理论分析与实验结果表明,基于弱链接模型的双峰对数正态分布更适合用来表示输入导线故障概率的时间分布.用本文方法、美国军用标准MIK-HDBK-217及Monte Carlo方法计算了ISCAS85基准电路的可靠度并进行了比较,还通过了行业标准的检验,结果验证了本文所构建模型的合理性.     

一类基于比较原理的安全冗余结构及FSC方案

本文提出了一类基于比较原理的安全冗余结构：Ｎ模比较混合冗余结构，并设计了一种用通用二值逻辑器件构成的两输入故障安全比较器。该ＦＳＣ可以和通用计算模块在系统构成安全ＮＭＨＲＣ结构。     

一款通用CPU中的Load A1igner数据通道的全定制设计

深亚微米时，芯片的设计和制造成了一个复杂浩大的工程体系。本文以一款通用CPU的Load Aligner数据通道部分的全定制设计为例，讲述了一个集成电路子模块的逻辑设计、电路设计、版图设计，并给出了相关结果。