Fault-tolerant systems with concurrent error-locating capability

Fault-tolerant systems have found wide applications in military,industrial and commercial areas.Most of these systems are constructed by multiple-modular redundancy or error control coding techniques,They need some fault-tolerant specific components (such as voter,switcher,encoder,or decoder) to implement error-detecting or error-correcting functions.However, the problem of error detection location or correction for fault-tolerance specific components them-selves has not been solved properly so far.Thus ,the dependability of a whole fault-tolerant system will be greatly affected.This paper presents a theory of robust fault-masking digital circuits for characterizing fault-tolerant systems with the ability of concurrent error location and a new scheme of dual-modular redundant systems with partially robust fault-masking prperty.A Basic robust fault-masking circuit is composed of a basic functional circuit and an error-locting corrector,Such a circuit not only has the ability of concurrent error correction,but also has the ability of concurrent error location.According to this circuit model ,for a partially robust fault-making dual-modular redundant system,two redundant modules based on alternating-complementary logic consist of the basic functional circuit.An error-correction specific circuit named as alternating-complementary corrector is used as the error-locating corrector.The performance(such as hardware complexity, time delay) of the scheme is analyzed.     

单微处理机上程序执行流程的差错恢复

在用各类商用微处理机系列产品构造实时应用系统时，必须解决其抗干扰问题。本文以对微处理机系统的指令执行过程受干扰情况的分析为基础，研究了失控后的程序执行流程的行为，着重讨论了程序执行流程出现差错后的各种恢复策略。     

基于对偶逻辑的混合极性 RM 电路极性转换和优化方法

针对混合极性RM（Reed-Muller）电路逻辑综合中的极性转换和极性优化问题,提出了基于对偶逻辑的极性转换和极性优化方法。从理论上证明了所提出方法的正确性,并用实验验证了其有效性和可行性。所提出方法有助于将较成熟的MPRM （Mixed-Polarity RM ）极性转换和极性优化方法应用于MPDRM （Mixed-Polarity Dual form of RM ）。对15个基于XOR的MCNC电路进行逻辑综合然后映射到FPGA （Field Programmable Gate Array ）的实验结果表明,从平均结果来看,与逻辑综合工具Espresso以及ABC的结果相比,混合极性RM电路能够获得面积和延时的优势,并且MPDRM电路极性优化结果能够得到最为优化的FPGA实现。     

基于概率转移矩阵的电路可靠性并行计算方法

随着电路集成度的提高,软差错已经成为影响可靠性的关键因素.概率转移矩阵是一种用于估计软差错对电路影响的有效方法,它通过对门级电路建立概率模型来计算电路的可靠性.本文基于概率转移矩阵研究计算电路可靠性的并行方法,提出了一种电路分割算法,在对电路进行划分后,并行地计算各个模块的概率转移矩阵,再合成对应于整个电路的概率转移矩阵.其中,引入了代数决策图压缩矩阵存储空间.初步的实验结果表明,该并行算法可以有效地减少21.46%的平均时间开销.     

ARM程序执行周期估计的基于模拟的非线性方法

为了快速而准确地估计ARM处理器上的程序执行时间,研究了基于模拟的非线性程序执行时间估计器的结构.它由程序功能剖面生成模块和程序执行时间预测模块串联而成.程序功能剖面生成模块直接用精确指令模拟器Sim-profile实现;而基于程序执行中的动态指令数与执行时间在处理器上的非线性关系,对于程序执行时间预测模块的实现,首先设计了一种人工神经网络方案,再根据对人工神经网络局限性的判断,如局部最优问题、不适于解决小样本的回归、网络拓扑结构依赖先验知识等缺点,又提出了基于最小二乘支持向量机的方法.实验证明,这些非线性方法,特别是基于最小二乘支持向量机的方法,可以用较低的模拟代价获得较高的程序执行时间估计精度.     

熵权和三角模糊数相结合的定量风险评估方法

信息安全风险评估是信息安全风险管理的重要环节.对信息系统风险的评估不仅需要考虑其独立子系统的风险,还要考虑各个子系统之间相互作用所造成的风险.在层次分析理论的基础上,提出了一种结合熵权和三角模糊数的定量风险评估方法.它用三角模糊数表示信息安全专家判断信息,通过引入熵权减少了传统权值的主观性,并考虑到系统复杂性对风险发生概率的影响,使评估结果更合理.最后通过实例说明了该方法的应用.     

软件可靠性预测的相关向量机模型

相关向量机是一种解决回归问题非常有效的方法,针对软件失效时间及其之前的m个失效时间数据使用相关向量机进行学习,以建立失效时间之间内在的依赖关系,由此构建新的基于相关向量机的软件可靠性预测模型.在4个数据集上的实验结果表明,新模型在预测能力上较之广泛使用的基于支持向量机或人工神经网络的软件可靠性预测模型有明显的提高,同时也表明现时失效数据的预测能力比很久之前观测的失效数据更强,最后通过实验对合理的m值及不同数据集上核函数参数取值进行研究.