一种采用斩波稳零技术的16位,96kHz带宽Σ-Δ AD转换器

介绍了一个16位精度Σ-Δ型模拟数字转换器.它由一个模拟的调制器和一个数字降采样滤波器组成.调制器采用了传统的单环两阶的结构,在第一阶调制器中采用了斩波稳零技术来消除电路的闪烁噪声.数字的降采样器包括多相梳状滤波器和波数字滤波器,功耗低,面积小.实验结果表明转换器获得了92dB的动态范围和96kHz的带宽.整个芯片由0.18μm六层金属CMOS工艺制造,芯片面积为2.68mm2,功率消耗仅为15.5mW.     

一种快速捕获、带宽可调的锁相环电路

设计实现了一个快速捕获,带宽可调的电荷泵型锁相环电路。采用了一种利用状态机拓展鉴频鉴相器检测范围的方法,加快了环路的锁定;通过SPI总线实现电荷泵电流配置和调整VCO延时单元的延迟时间,优化了电路性能。芯片采用中芯国际0.18μmCMOS工艺,测试结果表明,锁相环锁定在100MHz时的抖动均方值为24ps,偏离中心频率1MHz处的相位噪声为-98.62dBc/Hz。     

一种超快速响应的片上线性稳压器

设计了一种片上超高速低压差(LDO,low dropout)线性稳压器。在仅利用100pF输出电容情况下,采用一种新颖的快速响应回路,使LDO可以响应20ns内负载电流由空载到满载的瞬态变化,大大提高了系统的瞬态响应性能。快速响应回路同时具有补偿作用,保证LDO的稳定性。芯片设计基于SMIC公司的0.35μm CMOS工艺信号模型。测试结果表明,LDO在工作模式下的静态电流约为120μA,在等待模式下的静态电流约为9μA,对上升、下降时间均小于60ns的脉冲信号具有良好的瞬态响应。     

一种8.75-11.2 GHz适用于802.11a/b/g零中频收发机系统低噪声分数频率综合器

介绍了一种适用于802.11a/b/g零中频接收机的超宽带分数频率综合器。文章详细推导了分数频率综合器相位噪声和杂散的数学模型,并给出了降低噪声和杂散的优化方法。实验结果表明,输出频率二分频后,在4.375GHz时积分噪声低于1度（1kHz 到100MHz);参考频率33-MHz处杂散低于-60dBc。芯片基于标准0.13微米RF CMOS工艺,电路工作电压1.2V,功耗39.6mW。     

A 0.8-3 GHz RF-VGA with 35 dB dynamic range in 0.13μm CMOS

正A wideband variable gain amplifier(VGA) implemented in 0.13μm CMOS technology is presented. To optimize noise performance,an active feedback amplifier with 15 dB fixed gain is put in the front,followed by modified Cherry-Hooper amplifiers in cascade providing variable gain,which adopt dual loop feedback for bandwidth extension.Negative capacitive neutralization and capacitive source degeneration are employed for Miller effect compensation and DC offset cancellation,respectively.Measurement results show that the proposed VGA achieves a 35 dB gain tuning range with an upper 3-dB bandwidth larger than 3 GHz and the input 1 dB compression point of-29 dBm at the lowest gain state,while the minimum noise figure is 9 dB at the highest gain state. The core VGA(without test buffer) consumes 32 mW from 1.2 V power supply and occupies 0.48 mm2 area.     

1V,19GHz CMOS分频器设计

对传统分频器电路工作在低电压(1V)时存在的问题进行了分析,在此基础上提出了一种新的分频器电路结构,将NMOS和PMOS管的直流偏置电压分开,有效地解决了分频器在低电压下工作所存在的问题.采用0.18μm CMOS工艺参数进行仿真的结果表明,该分频器在1V的电源电压下,能够工作的最高输入频率为19GHz,功耗仅为2.5mW.     

65nM MLC NOR型闪存温度自适应编程算法

本文根据沟道热电子(CHE)的温度特性提出了提高MLC NOR型闪存编程吞吐率的方案。用Lucky 电子模型对CHE 编程电流 与温度的关系进行了分析,提出了温度自适应编程算法,即根据片上的温度来改变纵向电场和 提高编程吞吐率。实验测得,室温下编程吞吐率从原来1.1Mbyte/S提高到采用温度自适应算法后1.4Mbyte/S,编程吞吐率有了近30%的提高,相比文献[5],本文编程吞吐率有了70倍的提高。     

用于千兆以太网基带铜缆接收器均衡的甚高频自适应 连续时间Gm-C 二阶带通滤波器的研究和设计

本文设计了用于千兆以太网基带铜缆接收器均衡的甚高频自适应连续时间Gm-C二阶带通滤波器。基于最陡梯度下降算法，带通滤波器的零点在57－340MHz的频率范围内可以自适应地调节，中心频率为1.278GHz。通过外接电阻伺服环路，滤波器中跨导转换器的跨导值不受工艺偏差和温度变化的影响，采用CSMC－HJ0.6μm CMOS工艺器件模型，用Cadence Spectres仿真器仿真了设计的自适应滤波器电路，仿真结果验证了设计原理和设计的电路。系统的最长学习时间为880个参考时钟周期。     

用于混合信号处理器的嵌入式MCU系统

介绍一种用于混合信号处理器的嵌入式微控制器(MCU)系统。针对系统可重构的要求,采用将存储在片外EEPROM中的指令存取到片内指令SRAM中的方法,由MCU系统读取指令并执行所需要的操作。经过SMIC 0.18 µm CMOS混合信号工艺流片,芯片面积为 1.06 mm2,工作电源电压为1.8 V。测试结果表明,该系统能正确执行指令,产生符合SPI总线协议的数据对处理器进行配置,完成所需要的功能。