众核处理器的流水线紧耦合指令循环缓存设计

能效比是未来高性能计算机需要解决的重要问题.众核处理器作为高性能计算机的重要实现手段,其微结构的优化设计对能效比提升尤为关键.提出了1种面向众核处理器的流水线紧耦合的指令循环缓存设计,以较小的L0指令缓存提供更加高能效的指令取指.作为体系结构研究同硬件可实现性紧密结合的1次尝试,设计始终考虑了硬件实现代价这一关键约束.为了控制L0指令缓存对流水线性能的影响,指令缓存采用了循环出口预取技术,以此保证指令缓存提供的低功耗的指令取指能够最终转化为流水线能效比的提升.在gem5模拟器上实现了对指令循环缓存的模拟.对SPEC2006的测试结果表明,在不影响流水线性能的前提下,设计的典型配置可以减少27%的指令取指功耗以及31.5%的流水线前段部件动态功耗.     

基于聚类的动态副本创建策略

为了达到动态地根据用户的需求来实现数据的预取和缓冲的目的,提出了基于聚类的动态副本创建策略(DRCC).该策略根据用户的访问历史来抽取访问数据的特征,判断这些文件之间的相关性,并通过聚类操作形成用户的相关文件类集合,然后根据该集合进行数据文件副本的创建.实验结果表明,DRCC策略可以有效地识别出客户节点的访问需求,并据此进行文件的复制,从而缩短了客户应用的访问时间,提高了访问效率,同时该策略还具有较强的应用适应性.     

存储管理规范SMI-S及其应用研究

虽然以SAN/IP SAN为代表的网络存储技术被广泛应用，但复杂的体系结构及众多厂商的参与也带来了管理困难、互操作性差的问题。存储管理规范SMI-S是解决这些问题的标准规范。该文介绍了SMI-S的缘起与目标，讨论了管理接口的能力、SMI-S的工作原理及实现互操作的机制，探讨了SMI-S的应用现状及发展趋势，提出了关于SMI-S的应用设想。     

IBOI:一种复杂性有效的基于指令块的乱序发射策略

顺序流水线结构由于逻辑简单,复杂性小,被广泛应用于嵌入式系统,以及片上多核和众核处理器.但是顺序流水线的指令发射速率受制于访存等长延迟事件,性能往往很低.本文在顺序流水线的基础上提出了一种基于指令块的乱序发射策略,只以少量的复杂性获得较好的性能功耗比.实验结果表明,本文提出的乱序发射策略相比顺序发射是一种复杂性有效的改进.     

一种基于程序功能标签切片的制导符号执行分析方法

提出了一种基于程序功能标签切片的制导符号执行分析方法OPT-SSE.该方法从程序功能文档提取功能标签,利用程序控制流分析,建立各功能标签和程序基本块的映射关系,并根据功能标签在程序执行中的顺序关系生成功能标签执行流.针对给定的代码目标点,提取与之相关的功能执行流切片,根据预定义好的功能标签流制导规则进行符号执行分析,在路径分析过程中,及时裁剪无关的功能分支路径以提升制导效率.通过对不同的功能标签流进行分离制导符号执行分析,可避免一直执行某复杂循环体的情形,从而提高对目标程序的整体分支覆盖率和指令覆盖率.实验结果表明,通过对binutils、gzip、coreutils等10个不同软件中的20个应用工具上的分析,OPT-SSE与KLEE提供的主流搜索策略相比,代码目标制导速度平均提升到4.238倍,代码目标制导成功率平均提升了31%,程序指令覆盖率平均提升了8.95%,程序分支覆盖率平均提升了8.28%.     

基于异构计算平台的规则处理器的设计与实现

对于身份认证机制中的安全字符串恢复,字典结合变换规则是一种常用的方法。通过变换规则的处理,可以快速生成大量具有针对性的新字符串供验证使用。但是,规则的处理过程复杂,对处理性能、系统功耗等有很高的要求,现有的工具和研究都是基于软件方式进行处理,难以满足实际恢复系统的需求。为此,文中提出了基于异构计算平台的规则处理器技术,首次使用可重构FPGA硬件加速规则的处理过程,同时使用ARM通用计算核心进行规则处理过程的配置、管理、监控等工作,并在Xilinx Zynq XC7Z030芯片上进行了具体实现。实验结果表明,在典型情况下,该混合架构的规则处理器相比于单纯使用ARM通用计算核心,性能提升了214倍,规则处理器的运行性能优于Intel i7-6700 CPU,性能功耗比相比NVIDIA GeForce GTX 1080 Ti GPU有1.4~2.1倍的提升,相比CPU有70倍的提升,有效提升了规则处理的速率和能效。实验数据充分说明,基于异构计算平台,采用硬件加速的规则处理器有效解决了规则处理中的速率和能效问题,可以满足实际工程需求,为整个安全字符串恢复系统的设计奠定了基础。     

云计算之数据中心网络的发展

数据中心是云计算所依赖的核心基础设施,而数据中心网络则是数据中心的基础,关系到数据中心的性能、规模、可扩展性和管理性。本文分析了当前主要数据中心网络结构的不足,对当前数据中心网络的研究现状进行了分析和对比,并对未来数据中心网络的发展和应用作了展望。     

一种高吞吐量、高可扩展数据中心网络结构

虽然以服务器为中心的数据中心网络互连结构部分程度地解决了树型结构面临的性能瓶颈和可扩展性难题,但如何使数据中心网络同时兼具高吞吐量和高可扩展能力,仍然是一个颇具挑战性的问题.为此,提出了具有高吞吐量和高可扩展能力的常量度数数据中心网络互连结构XDCent.XDCent 在各服务器网络端口个数为常量的情况下,确保数据中心网络在保持高吞吐量的前提下能够进行系统规模的无损和持续扩展.     

基于InfiniBand的高性能计算机技术研究

网络性能一直是制约高性能计算技术发展的瓶颈,无论是面向计算的网络还是面向存储的网络,通信速度的发展远落后于CPU的发展．InfiniBand互连结构能够缩短网络和CPU之间的性能差距,使高性能计算机的性能趋于平衡．2000年在InfiniBand协议发展初期,国家并行计算机工程技术研究中心就在国家“八六三”计划的支持下开始对InfiniBand协议展开了深入研究,旨在改进高性能计算特别是集群系统的互连性能,研制出符合InfiniBand标准规范的高性能互连部件,并最终开发出了具有自主知识产权的InfiniBand互连网络产品．论述了以自行研制的InfiniBand部件技术为基础的高性能集群计算机系统的组成、结构和应用,并对系统性能进行了实验分析．     

面向高性能计算的众核处理器轻量级错误恢复技术研究

随着半导体技术进步,单个芯片上集成大量核心的众核处理器已经广泛应用于高性能计算领域.相比多核处理器,众核处理器能提供更好的计算密度和能效比,但同时也面临越来越严重的可靠性挑战.需要设计高效的处理器容错机制,有效保证课题运行效率的同时不带来较大的芯片功耗和面积开销.在一款自主众核处理器DFMC(deeply fused and heterogeneous many-core)原型基础上,根据核心上运行的应用程序是否具有关联性特征,提出并实现了面向众核处理器的独立和协同2种轻量级错误恢复技术.其中,协同恢复技术由集中部件进行管理,通过协同恢复总线互连,出错时将与错误相关联的多个核心快速回卷到正确状态.2种错误恢复技术中,保留和恢复过程均通过定制的指令实现,恢复所需要的信息保留在运算核心内部,以保证对课题性能的影响最小化.实验表明,通过上述技术只增加了1.257%的芯片面积,可解决自主众核处理器约80%的瞬时错误,且对课题性能、芯片时序和功耗影响很小,可有效地提高众核处理器的容错能力.