多核处理器片上网络trace压缩方法

针对多核处理器的硅后调试和验证的困难,研究了克服这一困难的重要手段--对处理器片上网络(NOC)的trace信号的抓取.由于片上网络的trace数量庞大,为满足片上存储资源和trace实时导出带宽的限制,需要对trace进行压缩处理.和传统的单核或片上系统(SOC)平台不同,多核处理器的应用复杂,因而片上网络trace...     

提升高性能计算程序性能可移植性的领域特定语言

高性能计算(HPC)应用程序大多基于标准函数库和编译制导语句进行编写,这种做法可以有效提升高性能计算应用的可编程性和可移植性。相比传统优化方法中针对单个函数库进行优化,本文的研究将优化注意力放到不同函数库调用之间,提出了一种用于高性能函数库的领域特定语言及编译器,实现了对原始C代码的源代码到源代码优化,解决了因为胶水代码而产生的高性能计算程序性能可移植性欠佳的问题。实验结果表明,在真实应用中,使用支持该领域特定语言的编译器,在通用处理器硬件架构上,可以取得相比原始版本最高4.89倍的优化加速;而在实验性的异构高峰值加速器架构上,可以取得最高8.21倍的优化加速。     

A General-Purpose Many-Accelerator Architecture Based on Dataflow Graph Clustering of Applications

The combination of growing transistor counts and limited power budget within a silicon die leads to the utilization wall problem （a.k.a. ＂Dark Silicon＂）, that is only a small fraction of chip can run at full speed during a period of time. Designing accelerators for specific applications or algorithms is considered to be one of the most promising approaches to improving energy-efficiency. However, most current design methods for accelerators are dedicated for certain applications or algorithms, which greatly constrains their applicability. In this paper, we propose a novel general-purpose many-accelerator architecture. Our contributions are two-fold. Firstly, we propose to cluster dataflow graphs （DFGs） of hotspot basic blocks （BBs） in applications. The DFG clusters are then used for accelerators design. This is because a DFC is the largest program unit which is not specific to a certain application. We analyze 17 benchmarks in SPEC CPU 2006, acquire over 300 DFGs hotspots by using LLVM compiler tool, and divide them into 15 clusters based on graph similarity. Secondly, we introduce a function instruction set architecture （FISC） and illustrate how DFG accelerators can be integrated with a processor core and how they can be used by applications. Our results show that the proposed DFG clustering and FISC design can speed up SPEC benchmarks 6.2X on average.     

基于模型树的多核设计空间探索技术

处理器设计面临的重要挑战是如何在庞大的设计空间中高效地找到满足约束的设计结构,而预测模型方法是探索复杂设计空间的重要方法.为了提高预测模型的实用性,提出一种基于模型树的多核设计空间探索技术.首先对整个设计空间中部分设计结构进行采样模拟,然后通过模型树算法构建设计参数与处理器响应之间的预测模型,最后通过该模型预测出其他设计结构的响应以找到满足约束的最优设计.实验结果表明,与现有的基于支持向量机和人工神经网络的预测模型技术相比,针对性能预测,采用文中技术能够提高74.87%和38.87%的准确度;针对能耗预测,能够提高2.66%和16.82%的准确度.     

超大规模集成电路可调试性设计综述

随着硬件复杂度的不断提高和并行软件调试的需求不断增长,可调试性设计已经成为集成电路设计中的重要内容.一方面,仅靠传统的硅前验证已经无法保证现代超大规模复杂集成电路设计验证的质量,因此作为硅后验证重要支撑技术的可调试性设计日渐成为大规模集成电路设计领域的研究热点.另一方面,并行程序的调试非常困难,很多细微的bug无法直接用传统的单步、断点等方法进行调试,如果没有专门的硬件支持,需要耗费极大的人力和物力.全面分析了现有的可调试性设计,在此基础上归纳总结了可调试性设计技术的主要研究方向并介绍了各个方向的研究进展,深入探讨了可调试性结构设计研究中的热点问题及其产生根源,给出了可调试性结构设计领域的发展趋势.     

浅析爱宝迪胶印机故障一例

美国产爱宝迪胶印机(ABDICK-1000)是一种自动化程度较高、水墨合一、酒精润版的小型胶印机.由于该机生产效率高、产品质量稳定,在我国有很多企业使用.也正因为其自动化程度高,故电路比较复杂,容易出现故障.且其线路图是英文标注,出现故障后往往很难按照原来的线路顺序查找,这给维修工作带来诸多不便.下面谈谈自己维修爱宝迪胶印机的一点心得体会,与大家共享.     

基于自适应静态数据布局策略的深度学习张量程序自动生成框架

如何确定静态数据布局是深度学习张量程序自动生成框架面临的重大挑战。Ansor作为目前应用最广泛、最具前景的此类框架,其根据预先指定的单一静态数据布局策略,训练性能预测模型,依据该模型搜索最佳性能的张量程序。但其存在单一策略非最优和性能预测模型不准确的问题。为此,本文提出基于自适应静态数据布局(AL)策略的深度学习张量程序自动生成框架AL-Ansor。AL-Ansor在搜索过程中自适应地选取多种静态数据布局策略,共同训练性能预测模型,从而搜索得到性能更高的张量程序。本文以32核Intel Xeon CPU为目标硬件平台,在多个卷积层上进行实验,结果表明,在同样的搜索次数下,相较于基于3种指定静态数据布局策略的Ansor,AL-Ansor生成的张量程序分别有13.81%、12.41%和16.59%的平均性能提升。     

预涂膜覆膜工艺控制及常见问题解决

预涂膜覆膜就是把预先涂好黏合剂的薄膜通过橡胶辊和加热滚筒的加压、加热后,和纸制品黏合到一起形成纸塑合一的产品. 预涂膜覆膜的工艺流程大致为:输纸台输纸→印刷品压膜→收取成品.