P2P系统中基于副本链的一致性维护算法

提出一种无结构纯P2P的副本一致性维护算法。利用副本节点发起的第一次更新消息在P2P网络中的广播,由其他收到消息的副本节点给出响应,构建副本链。副本链建立后,更新消息在副本节点间进行传播,不再在网络中洪泛。副本链的维护通过记录首次发起更新的副本节点IP地址完成。仿真试验证明该算法是简单有效的。     

干涉超光谱图像的压缩算法

干涉超光谱图像的数据呈现非平稳特性,相邻谱线之间的相关性较弱,所以直接采用小波变换不利于去除数据之间的相关性.提出了一种将光谱数据采用EMD预处理,并对处理后的数据采用分类处理的算法,将每根谱线分为主干涉区域和非主干涉区域两部分,分别采用相似匹配和二次曲线拟合的方法对数据进行分解,避免了相似匹配中不利于硬件实现的开方运算.仿真结果表明:该算法可降低无损压缩输出码率达0.3bpp左右,并且可以提高有损压缩的效率.     

医学肝脏图像Gabor小波纹理特征研究

针对肝脏图像自身特点,研究了Gabor小波纹理特征在医学肝脏图像识别中的意义,提出一种基于Gabor小波纹理特征的医学肝脏图像识别方法.实验表明:引进Gabor小波纹理特征能较好地实现医学肝脏图像识别问题;与其它典型图像识别方法对比结果验证,新方法可以取得更高的识别率.     

基于鲁棒波束形成的麦克风阵列系统

为了提高噪声消除的鲁棒性,传统的通用旁瓣消除器采用固定波束形成作为输出的系数约束自适应滤波器,采用CCAF的输出作为输入的标准约束自适应滤波器.此系统的跟踪性能随信号频率变化而改变,并且由于波束带宽的影响使得目标语音在低频发生畸变.采用优化波束形成方法来得到较宽的带宽,对输出进行后滤波处理来消除残余噪声.试验表明本方法可明显提高语音信噪比.     

基于UG Open C的FANUC M-16iB/20工业机器人动态仿真

采用UG和其二次开发接口Open C API,对日本FANUC公司生产的M-16iB/20型机器人建立了三维运动仿真模型.采用Denavit-Hartenberg方法建立了连杆坐标系下的机器人运动学模型,并采用Open C编写了运动学正、逆解的程序,阐述了模型的建立方法及过程,实现了在UG环境下的机器人按指定路径的运动仿真.最后总结了该仿真系统的主要特点,为机器人动力学及离线编程技术的研究打下了基础.     

Visual C++环境下的汇编语言与高级语言混合编程

本文讨论了Win32环境下应用程序的一般机制与特点,论述了基于Windows操作系统和x86指令集的汇编语言程序设计方法,分析了依赖于Visual C 开发环境的函数调用约定.通过对比C 和汇编程序,给出一个混合编程的实例,结果说明了两种语言函数之间的等价性.     

基于COM的医学形态学投影考试系统设计与实现

高等医学院校的形态学实验考试是对学生的实践能力的检测,以往传统的形态考试效率低下,浪费人力、物力和时间资源.针对这些现状及需求设计了医学形态学多媒体投影考试系统,本系统研究过程主要采用了COM(组件对象模型)软件技术,通过COM定义了文件数据组件、数据库组件的对象模型及通信接口,完成了数据的传输及安全控制;主要给出了考试系统的总体设计与功能,系统在实际应用中取得了一定的经济效益和社会效益并深化了教育改革.     

一种多服务器环境下基于智能密码钥匙的认证方案

口令认证是客户端访问服务器资源的第一步。在分析现有的一些远程登录认证方案的安全性及其性能的基础上,提出了一种新的多服务器环境下基于智能密码钥匙的认证方案。该方案利用了RSA公钥密码算法、单向散列函数、会话随机数等方法来加强安全性。并分析了它可以抵抗一些常见的攻击。     

探讨网络入侵检测系统模型的实现

入侵检测技术在网络安全防护中所起的作用是至关重要的。本文在明确入侵检测系统概念的基础上,详细研究了基于winpcap库的网络入侵检测系统模型的实现,分析了主要功能的实现,涉及到数据包捕获、协议解析、检测分析以及E1志报警等,为网络安全又提供了一道屏障。     

A parameterized multilevel pattern matching architecture on FPGAs for network intrusion detection and prevention

Pattern matching is one of the most performance-critical components for the content inspection based applications of network security, such as network intrusion detection and prevention. To keep up with the increasing speed network, this component needs to be accelerated by well designed custom coprocessor. This paper presents a parameterized multilevel pattern matching architecture (MPM) which is used on FPGAs. To achieve less chip area, the architecture is designed based on the idea of selected character decoding (SCD) and multilevel method which are analyzed in detail. This paper also proposes an MPM generator that can generate RTL-level codes of MPM by giving a pattern set and predefined parameters. With the generator, the efficient MPM architecture can be generated and embedded to a total hardware solution. The third contribution is a mathematical model and formula to estimate the chip area for each MPM before it is generated, which is useful for choosing the proper type of FPGAs. One example MPM architecture is implemented by giving 1785 patterns of Snort on Xilinx Virtex 2 Pro FPGA. The results show that this MPM can achieve 4.3 Gbps throughput with 5 stages of pipelines and 0.22 slices per character, about one half chip area of the most area-efficient architecture in literature. Other results are given to show that MPM is also efficient for general random pattern sets. The performance of MPM can be scalable near linearly, potential for more than 100 Gbps throughput. Supported by the National Natural Science Foundation of China (Grant No. 60803002), and the Excellent Young Scholars Research Fund of Beijing Institute of Technology