NoC中负载均衡的AVOQ路由器设计

针对片上网络中使用虚拟输出队列(VOQ)机制的路由器在网络拥塞时存在的头阻塞问题,提出负载均衡的AVOQ路由器架构。首先,输入缓冲区仍使用VOQ机制来处理头阻塞问题。其次,在路由计算模块自适应地选择输出端口,确保数据从较不拥塞的端口输出;在单个虚通道内自适应地读取数据包,确保下游不拥塞的流量能够在网络里流通。实验结果表明,相较于虚通道路由器和VOQ路由器,AVOQ路由器平均延时最多减少83.2%和57.1%,吞吐率最多增加72.7%和33.3%,功耗和面积开销可接受。该方案通过两个层级的自适应均衡全网的流量分布,缓解拥塞,进而降低头阻塞出现的可能性,并在头阻塞出现时消除其影响,提升网络性能。     

以欠采样速率实现盲谱感知及二维DOA估计

提出了两种以欠采样率实现盲谱感知与二维波达方向(DOA)估计的算法。这两种算法利用了MWC的周期信号所对应的傅里叶级数系数矩阵来确定未知信号频谱所在的子频带位置,然后利用二维阵列的信号模型估计得到包含二维DOA的空间相位。通过空间相位信息与子频带位置信息能重构出子带谱信息,以此能得到频率的高精度估计,最后通过空间相位分别估计得到信号的方位角与俯仰角。仿真验证了所提欠采样接收机与相应算法的有效性,以及在低信噪比环境下依然有较好的鲁棒性。     

对角线六边形的TSV冗余结构设计

硅通孔(TSV)在制造过程中容易产生各类故障缺陷,导致3D芯片合格率降低。为了解决这一问题,提出一种新的对角线六边形冗余结构,对均匀故障的修复率保持在99%以上,对聚簇故障的修复率与路由冗余结构相近,并高于环形冗余结构。实验结果表明,与环形和路由冗余结构相比,该结构的面积开销分别减小了1.64%和72.99%,修复路径长度分别降低了39.4%和30.81%;与路由结构相比,该结构的时间开销缩短了62.55%。     

Preparation of W–Al–Mo ternary alloys by mechanical alloying

Single phase W_XAl₅₀Mo_50−X (X = 40, 30, 20 and 10) powders have been synthesized directly by mechanical alloying (MA). The structural evolutions during MA and subsequent as-milled powders by annealing at 1400 °C have been analyzed using X-ray diffraction (XRD). Different from the Mo₅₀Al₅₀ alloy, W₄₀Al₅₀Mo₁₀ and W₃₀Al₅₀Mo₂₀ alloys were stable at 1400 °C under vacuum. The results of high-pressure sintering indicated that the microhardnesses of two compositions, namely W₄₀Al₅₀Mo₁₀ and W₃₀Al₅₀Mo₂₀ alloys have higher values compared with W₅₀Al₅₀ alloy.     

一种基于FPGA的微处理器软错误敏感性分析方法

为了自动快速地分析微处理器对软错误的敏感性,该文提出一种基于FPGA故障注入的软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器,并充分利用FPGA的并行性,把故障注入控制、故障分类、故障列表等模块均在硬件上实现,自动快速地完成全部存储位的故障注入。以PIC16F54微处理器为实验对象,基于不同负载分别注入约30万个软错误用以分析微处理器软错误敏感性,并对敏感性较高的单元加固后再次进行分析,验证该方法的有效性。实验数据表明,使用该方法进行故障注入及敏感性分析所需的时间比软件仿真方法提高了4个数量级。     

基于优化编码的LFSR重播种测试压缩方案

大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器（linear feedback shift register, LFSR）重播种的内建自测试方案.该方案通过自动测试模式生成工具得到被测电路的确定测试集,再压缩为种子集存储在片上ROM中.压缩测试集的过程中,首先以降低测试功耗为目标,用少量确定位编码测试集中的部分测试立方,来增强解码后测试模式相邻位之间的一致性;然后以提高压缩率同时降低LFSR级数为目标,将测试立方编码为确定位含量更少的分段相容码（CBC）,最后将以CBC编码的测试立方集压缩为LFSR种子集.实验证明所提出的方案在不影响故障覆盖率的前提下大量降低了测试功耗,并且具有更高的测试数据压缩率.     

一种基于环形振荡器的轻量级高效率的真随机数发生器

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色.对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值.基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器.TRNG一方面通过快速进位逻辑...     

基于虚通道故障粒度划分的3D NoC容错路由器设计

深亚微米工艺下,路由器受制于制造缺陷及运行时的脆弱性,易发生虚通道(virtual channel, VC)永久性故障,从而引起通信故障,影响系统功能和性能.为了能够有效地容忍虚通道故障、保证系统性能及充分利用可用资源,将虚通道故障类型细分为粗粒度故障和细粒度故障,提出SVS(single VC sharing)路由器架构,通过将路由器端口两两分组,组内端口间实现单虚通道共享.当发生虚通道粗粒度故障时,使用组内相邻端口共享虚通道容错.当发生细粒度故障时,根据Slot State Table信息配置虚通道读/写指针的值,从而跳过故障Buffer槽实现容错.在无粗粒度故障情况下,共享虚通道还可用于负载平衡及容忍路由计算模块故障.实验结果表明：较其他已有的虚通道路由器,SVS路由器在3种不同的故障情况下均较大地降低了延时,提高了吞吐量.这表明SVS路由器可有效提高系统可靠性,保证了系统性能,充分利用了可用资源.     

WiNoC中协同拥塞控制的高性能路由器设计

无线路由器作为无线片上网络中无线通信的关键部件,若出现拥塞将会严重影响网络性能。基于此,提出一种协同拥塞控制的路由器(C~3WR)设计方案。该设计针对无线接口接收端缓冲区拥塞,首先通过无线输入端口与本地其他输入端口缓冲区级联的方式,为拥塞的数据提供多路径传输,其次提出WCC算法分流数据包缓解无线接收端拥塞。针对无线接口发送端缓冲区拥塞,采用动态路由策略,降低对拥塞无线路由器的流量注入率。实验结果表明,相较于对比对象,C~3WR路由器吞吐率最多增加33.80%,网络延时最多降低33.17%,面积功耗开销可接受。该方案以协同拥塞控制的方式均衡网络流量分布,保证了系统的性能又充分利用了可用资源。     

低测试逃逸的晶圆级适应性测试方法

为了降低集成电路中测试成本,提高测试质量,该文提出一种低测试逃逸率的晶圆级适应性测试方法。该方法根据历史测试数据中测试项检测故障晶粒的有效性筛选测试集,降低待测晶圆的测试成本。同时,分析晶粒邻域参数波动程度,将存在波动晶粒的参数差异进行放大并建模,提高该类晶粒质量预测模型的分类准确率;无波动的晶粒使用有效测试集建模的方法进行质量预测,减少测试逃逸的风险。根据实际晶圆生产数据的实验结果表明,该方法可以明显降低晶圆的测试项成本40.13%,并保持较低的测试逃逸率0.0091%。