UV-LIGA深度光刻机平滑衍射技术研究

UV-LIGA深度光刻技术是加工微型机电系统的一项重要的微细加工技术。介绍了一种平滑衍射效应的位错强度叠加原理，它采用了蝇眼积分透镜去平滑衍射，并模拟数值计算了硅片表面的光强分布，最后给出了光刻结果。     

HTR-10燃料元件装卸系统冷态调试

10MW高温气冷实验堆（HTR－10）是一座球床堆，由燃料元件装卸系统实现燃料元件的装卸和循环，且不需要停堆，为保证HTR－10的正常运行，燃料元件装卸系统必须安全，可靠，为此，必须对燃料元件装卸系统进行周密，细致的调试试验和验证，本文介绍了燃料元件装卸系统冷调试的主要调试项目，调试方法和调试结果。     

新《企业会计准则》中实际利率法的应用

2006年2月15日财政部颁布的《企业会计准则》中有多处要求采用实际利率法计算摊余成本和利息，而会计职称考试用书等资料则采用列表形式。本文在分析实际利率法内涵的基础上，通过若干实例解析了利用账簿记录计算各期摊余成本。     

炼油厂废水的最小化

石油炼厂作为用水大户，在水资源逐渐短缺、环境污染日益严重的情况下，实施废水最小化改造具有重要的现实意义。笔者以石油炼厂整个水分配系统年度费用最小为目标函数，提出采用回用、再生回用和再生循环3种措施减少新鲜水用量和废水排放量。利用超结构建模求解所得优化的水分配系统不但要满足各用水过程的需求，而且使排放的废水达标。给出的实例证明，所提出的方法更全面地考虑了废水最小化的机会，且所得结果可行、有效。     

强度储备法在飞来峡土坝稳定性分析中的应用

强度储备法抓住影响坝体稳定因素中最关键的强度指标，通过研究不同强度参数所对应的破坏区域的演变关系，分析坝体的稳定性和潜存的破坏机理，在混凝土坝和岩体结构的稳定分析中得到了普遍应用。但将强度储备法应用于土坝稳定性分析中属首次，以飞来峡水利枢纽土坝为例，采用二维有限元强度储备法对其稳定安全系数进行了计算分析，研究了边坡的失稳破坏机理，对安全性进行了评价，为运行管理提出了一些有益的参考意见。     

低掺杂浓度Nd:YVO4激光器的输出特性研究

在对Nd:YVO_4晶体的掺杂浓度和晶体长度对激光器性能的影响进行了分析后,报道了利用掺杂浓度为0.3at％,通光长度为10mm的Nd:YVO_4晶体作为增益介质,带光纤耦合的激光二极管端面抽运的Nd:YVO_4激光器。在抽运功率为27.365W时,获得了14.85W的TEM_(00)模输出,光一光转换效率为60.49％,斜效率达64.5％。     

钕铁硼在低音扬声器磁路中的应用

介绍适用于低音扬声器的两种不同充磁方向磁体联合应用磁路。讨论了联合应用磁路所用钕铁硼磁体的压制成型、磁性能检验、装配和充磁。     

非均匀材料破坏过程数值模拟的边界元法研究

用格子模型和统计分布模拟非均匀材料性质的初始分布,针对二维非均匀材料格子模型建立了重复多子域边界元法求解方程。通过把各行子域集成为亚子域,然后对链状排列的亚子域应用域转移矩阵法进行求解。由于使用的域转移矩阵法对内存的要求仅略大于一个亚子域的求解,以及重复多子域法只需要进行一次系数矩阵积分,因而可以大大提高求解的规模和效率。在此基础上,对非均匀脆性材料在简单载荷作用下的破坏过程进行了数值模拟。采用重复多子域法和域转移矩阵法,可以得到子域内高精度的连续应力分布,为进一步研究非均匀材料裂纹萌生、扩展和破坏过程提供了基础。     

纤维共晶生长界面前沿三维扩散场解析

修正Ｊａｃｋｓｏｎ和Ｈｕｎｔ关于在垂直生长方向截面上溶质扩散各向同性假设，求解三维Ｌａｐｏｌａｃｅ方程，获得纤维共晶生长界面前沿三维稳态扩散场，并证明Ｊａｃｋｓｏｎ和Ｈｕｎｔ的二维模型是实际生长的二维简化和一阶近似，并用丁二腈（ＳＣＮ）一梓脑（ＣＡＭ）纤维共晶系统计算生长界面前沿溶质分布。     

Multimedia Signal Processors: An Architectural Platform with Algorithmic Compilation

Novel algorithmic features of multimedia applications and advances in VLSI technologies are driving forces behind the new multimedia signal processors. We propose an architecture platform which could provide high performance and flexibility, and would require less external I/O and memory access. It is comprised of array processors to be used as the hardware accelerator and RISC cores to be used as the basis of the programmable processor. It is a hierarchical and scalable architecture style which facilitates the hardware-software codesign of multimedia signal processing circuits and systems. While some control-intensive functions can be implemented using programmable CPUs, other computation-intensive functions can rely on hardware accelerators.To compile multimedia algorithms, we also present an operation placement and scheduling scheme suitable for the proposed architectural platform. Our scheme addresses data reusability and exploits local communication in order to avoid the memory/communication bandwidth bottleneck, which leads to faster program execution. Our method shows a promising performance: a linear speed-up of 16 times can be achieved for the block-matching motion estimation algorithm and the true motion tracking algorithm, which have formed many multimedia applications (e.g., MPEG-2 and MPEG-4).