全文获取类型
收费全文 | 445334篇 |
免费 | 31256篇 |
国内免费 | 17028篇 |
专业分类
电工技术 | 22884篇 |
技术理论 | 46篇 |
综合类 | 28476篇 |
化学工业 | 71307篇 |
金属工艺 | 25828篇 |
机械仪表 | 26085篇 |
建筑科学 | 30852篇 |
矿业工程 | 12385篇 |
能源动力 | 11141篇 |
轻工业 | 28354篇 |
水利工程 | 8312篇 |
石油天然气 | 24074篇 |
武器工业 | 3013篇 |
无线电 | 49048篇 |
一般工业技术 | 55744篇 |
冶金工业 | 20943篇 |
原子能技术 | 4068篇 |
自动化技术 | 71058篇 |
出版年
2024年 | 1237篇 |
2023年 | 5549篇 |
2022年 | 9646篇 |
2021年 | 14267篇 |
2020年 | 10771篇 |
2019年 | 8812篇 |
2018年 | 23066篇 |
2017年 | 23360篇 |
2016年 | 19418篇 |
2015年 | 14946篇 |
2014年 | 18403篇 |
2013年 | 22017篇 |
2012年 | 26751篇 |
2011年 | 35060篇 |
2010年 | 30944篇 |
2009年 | 27108篇 |
2008年 | 27865篇 |
2007年 | 27972篇 |
2006年 | 21033篇 |
2005年 | 19412篇 |
2004年 | 13498篇 |
2003年 | 12320篇 |
2002年 | 11086篇 |
2001年 | 9496篇 |
2000年 | 9265篇 |
1999年 | 9731篇 |
1998年 | 7390篇 |
1997年 | 6290篇 |
1996年 | 5971篇 |
1995年 | 4881篇 |
1994年 | 3938篇 |
1993年 | 2702篇 |
1992年 | 2148篇 |
1991年 | 1618篇 |
1990年 | 1243篇 |
1989年 | 1008篇 |
1988年 | 834篇 |
1987年 | 500篇 |
1986年 | 396篇 |
1985年 | 245篇 |
1984年 | 193篇 |
1983年 | 147篇 |
1982年 | 127篇 |
1981年 | 72篇 |
1980年 | 97篇 |
1968年 | 46篇 |
1966年 | 45篇 |
1965年 | 46篇 |
1955年 | 63篇 |
1954年 | 68篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
931.
负温度系数(NTC)传感器是一种阻值随温度升高而降低的热敏电阻,广泛应用于家用电器的测控系统中.鉴于不同NTC元件的温度-电阻特性一致性较差,给批量家用电器产品的调试带来不便.因此,NTC特性的自动测量和筛选是十分重要的.文中介绍了一种新型的NTC热敏电阻特性检测系统,阐述了该系统的检测原理和硬件组成,给出了系统的硬件框图和软件流程.该系统实现了NTC传感器温度特性的自动测量和筛选,方便了整机装配前对使用的NTC传感器温度特性的检测,降低了后道工序的调整难度,节省了工时. 相似文献
932.
介绍了一种基于人工神经网络(ANN)的声目标识别系统,概述了用MATLAB专用工具箱对神经网络权值进行训练及仿真的过程,叙述了ANN目标识别系统的数字信号处理器(DSP)实时实现过程,并着重分析定点实现过程中程序变量的定标、非线性运算的实现、溢出的处理等关键步骤.对不同字长的识别结果进行比较表明,基于定点实时实现的系统数据保持很高的精度,可以得到与浮点处理相同的识别率. 相似文献
933.
934.
TM1300多媒体DSP的百兆以太网通信接口的设计实现 总被引:1,自引:0,他引:1
主要研究TM1300多媒体数字信号处理器(DSP)在pSOS嵌入式操作系统下的100 Mbit/s高速以太网接口的设计与实现.硬件方面,介绍了TM1300系统与RTL8139以太网驱动芯片通过PCI总线互连的实现方式,重点介绍了其中PCI仲裁器的设计和PCI配置空间地址的设置方法;软件方面,介绍了在DSP端内嵌的pSOS操作系统下开发软件驱动RTL8139芯片的方法,重点描述了pSOS的pNA 网络组件的NI接口、RTL8139芯片收发数据的控制方式、驱动程序的发送缓存管理、TM1300访问PCI空间的途径以及内存与数据缓存一致性等要点.最后从速率、可靠性、效率3个方面对实现的以太网通信接口进行了测试,给出了详细的实测结果.测试结果显示,与基于RTL8029芯片开发的以太网接口相比,各项性能均有较大提高. 相似文献
935.
936.
一种低功耗Cache设计技术的研究 总被引:2,自引:0,他引:2
低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中,提出一种利用读/写缓冲器作为零级cache,减少对数据、指令cache的读/写次数,由于缓冲器读取功耗远远小于片上cache,从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证,该技术可减少对指令cache或者数据cache20%~40%的读取次数,以较小芯片面积的增加换取了较大的功耗降低。 相似文献
937.
938.
939.
940.