转盘式分选机中高速旋转吸盘的动力学分析与计算

针对转盘式集成电路测试分选机中的高速旋转吸盘,进行了动力学分析,推导了真空吸盘在吸持电路做高速旋转运动情况下,所需动态吸力的计算公式.选择不同的角速度控制曲线,计算出在设计指标测试分选产量(Unit Percent Hour,UPH)为36 000颗/h和电路为QFN4×4的情况下,所需的动态吸力曲线,并进行了相应的分析和讨论.最后根据计算出的最大动态吸力,确定出所需的最小真空压强及相应的真空吸盘.     

ESD保护结构中的SCR设计

硅控整流器SCR作为晶闸管常用于功率器件,具有再生性和从高阻态到低阻态切换的能力.因此合理设计的SCR能成为非常高效的ESD保护电路.文章介绍了SCR的基本机制,SCR、MLSCR、LVTSCR和SCR组合保护电路的结构,并介绍了具有更好ESD性能的设计和版图.     

高精度ADC转换核的设计

在DSP的A/D转换电路中,转换核电路是整个电路的核心模块,包括时钟电路、采样保持电路（S/H）、MDAC电路、比较器电路、子ADC译码电路、冗余位数字校正电路等。同时转换核电路通常又是整个A/D电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能。文章介绍了一种l2位25MS/s转换核电路设计。该电路采用TS...     

一种提高数模混合信号测试精度的算法

文中论述了一种提高数模混合信号测试（基于DSP信号处理）精度的算法（以下称旋转数据算法）,旋转数据算法是针对数模混合信号测试中异步采样的不连续性导致的频谱泄漏问题,而提出的消除频谱泄漏的算法。旋转数据算法的主要思想是：把数模混合电路的测试信号等效地看成由一个旋转向量在X轴上投影产生,当采样不连续时,采样数据经FFT变换...     

抗辐照SOI256kB只读存储器的ESD设计

ESD设计技术已成为业界提升SOI电路可靠性的一个瓶颈技术。文章介绍了一款具有抗辐照能力、基于SOI／CMOS工艺技术研制的容量为256kB只读存储器电路的ESD设计方案。结合电路特点详细分析了其ESD设计的难点,阐述了从工艺、器件和电路三个方面如何密切配合,进行SOI电路ESD设计的分析思路和解决方法。电路基于0．8...     

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p<100 mV)的差分输入时钟信号。电路采用0.18 μm 1.8 V 1P5M CMOS工艺,可对频率范围为50~250 MHz、占空比范围为10% ~ 90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3 ps @ 250 MHz。     

消息重试灵活的增强型1553B总线控制器设计

设计实现了一种消息重试灵活的增强型1553B总线控制器。采用不同于传统1553B总线控制器的存储器管理结构,将操作指令以OP码的形式配置在存储器的相应地址中,从而在总线控制器发生消息重试时,使重试的消息能灵活地变动,并且能重试多次。仿真结果表明,该增强型总线控制器使得消息重试更加灵活,有效地提高了消息重试的成功率和数据传输的可靠性。该总线控制器已应用于1553B协议芯片,并经流片验证。     

I/V特性扫描在静电放电试验中的应用

随着超大规模集成电路工艺的高速发展,特征尺寸越来越小,而静电放电(Electrostatic Discharge)对器件可靠性的危害变得越来越显著。因此,静电放电测试已经成为对器件可靠性评估的一个重要项目。I/V特性扫描是静电放电试验中必不可少的一环。文章介绍了I/V特性扫描的目的、波形、程序、扫描过程中遇到的问题和应用。     

一种精确测量AC-DC电源管理类芯片的方法

对于AC-DC电路测试,圆片测试(CP)一般采用开环测试的方法,测试项目较少,从而使CP的测试时间大大减少,提高了测试效率以及测试产能。CP测试的目的是测试基准电压以及输出波形等参数,并对相应参数进行工艺上的修调,使得这些参数达到中心值,保证芯片基本功能的准确;但CP测试并不是应用环境下的芯片状态,所以当AC-DC电路进行成品测试(FT)的时候,通过模拟芯片的应用环境来测试芯片在应用端的参数,从而确保芯片在工作环境中能正常应用,达到检测芯片的目的。主要介绍了AC-DC电路在闭环应用环境下各项参数的测试方法,确保电路功能的稳定性以及可靠性。     

百万门系统级芯片的时钟树设计

层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程。但层次化设计也带来了时钟树设计难以掌握的问题。针对一款复杂So C系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案。实验表明该方案可以迅速实现时钟树收敛,提高设计效率。