UV固化工艺及设备

本文介绍了划片后UV膜的固化处理工艺,以及通过UV工艺提高划片质量和提高生产效率、提高划片刀的寿命。文中着重讨论了如何实现UV固化以及设备的制作和调整,对UV固化工艺和设备开发有很好的参考价值。     

集成电路封装线系统性静电防护

文中分析了静电产生的原因、电路静电损伤机理及失效机制。制定了集成电路封装线系统性静电防护措施。其涉及到封装厂房环境静电防护、封装生产设备静电防护、工艺操作静电防护、电路包装和运输过程中的静电防护以及静电防护检测等多个环节。对这些环节的全面控制有利于消除静电对集成电路的损伤。     

陶瓷封装激光打标工艺研究

激光打标作为一种新型的标记技术,在半导体行业有着愈发重要的应用。文章简单介绍了激光打标机原理及控制系统,并通过对陶瓷封装过程中镀镍柯伐盖板表面的打标工艺试验及结果分析,研究了激光功率、频率、速度、延时等参数对标记效果的影响。研究结果表明,激光功率和速度对标记效果的影响呈线性规律,频率无线性规律可寻,但存在一最佳值区域;延时参数的设置不当会导致某些点标记过重或线条缺笔、字符变形等。     

基于FPGA的ARM SoC原型验证平台设计

基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。     

基于FPGA的4k点基-16FFT模块的实现

针对高速实时处理的要求,提出了4096点快速傅立叶变换(FFT)模块在现场可编程门阵列(FPGA)中的设计和实现。在运算模块中,基于按频率抽取基-4算法提出了一种新型的基-16蝶型算法,并采用八级流水结构和四路转换器来实现。本文采用块浮点和循环存储结构,避免了溢出和节省了大量的硬件资源。实验结果表明,该方法在保证了运算精度和实现复杂度的同时,使运算速度相对于基-4算法提高了1倍。     

基于0.5 μm CMOS集成电路高低压兼容技术研究

将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V 0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入。通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn>23V～25V,P管击穿BVdssp>19V。同时,文章也提供了高压器件的设计思路和结果描述。     

测试系统分析方法研究

文中介绍了一种用于测试系统的分析方法,通过测试系统分析了解生产过程中使用的设备的变差,并对不合格的设备进行分析、改进,提高集成电路测试数据的真实性和准确性;减少产品在测试、检验过程中误判的可能性。     

背景典型斑点特征的聚类分析

迷彩是一项重要的目标防护手段,斑点形状设计是进行迷彩设计的基础。首先自动提取背景图像中的明显斑点,然后分析背景斑点周长、面积、伸长度、矩形度、细长度、分散度等特征的统计特性,最后将长度、矩形度、细长度、分散度作为斑点特征向量对提取出的背景斑点进行HCM聚类分析,进而得到背景典型斑点的特征参数。该方法能得到大样本背景图像斑点特征的统计特征,对自动、定量化的迷彩设计具有一定意义。     

SOI抗总剂量辐射加固工艺栅氧可靠性研究

文章对采用了埋层二氧化硅抗总剂量加固工艺技术的SOI器件栅氧可靠性进行研究,比较了干法氧化和湿法氧化工艺的栅氧击穿电荷,干法氧化的栅氧质量劣于湿法氧化。采用更敏感的12.5nm干法氧化栅氧工艺条件,对比采用抗总剂量辐射加固工艺前后的栅氧可靠性。抗总剂量辐射加固工艺降低了栅氧的击穿电压和击穿时间。最后通过恒压法表征加固工艺的栅氧介质随时间击穿(TDDB)的可靠性,结果显示抗总剂量辐射加固工艺的12.5nm栅氧在常温5.5V工作电压下TDDB寿命远大于10年,满足SOI抗总剂量辐射加固工艺对栅氧可靠性的需求。     

ADC测试中INL与THD之间的关系

随着ADC测试技术的不断发展,码密度直方图技术以及采用正弦波输入的离散傅里叶变换(DFT)频域分析技术已经被广泛应用到ADC的仿真和测试分析中。相对于采用DFT进行频域分析获取ADC的动态性能的复杂性来说,采用码密度直方图的方法能简单地得到微分非线性(DNL)和积分非线性(INL)这两个静态性能指标。文章通过对一个10位ADC的行为级模型的仿真分析,阐述了总谐波失真(THD)与INL之间的内在联系,从而提出了通过对INL的测试来评估ADC的THD性能的方法,对今后ADC电路的测试和评估具有指导意义。