仿真软件在高频电路实验教学中的应用

Multisim10是原理电路设计、电路功能测试的仿真软件.该文利用Multisim10对高频电路中的功率放大器和正弦波振荡器进行了分析,其结果符合理论推导.将Multisim10引入到高频实验教学中,不但能提高学生的学习兴趣,帮助学生更好理解原理电路以及相关特性的测试方法,而且还能提高学生的电路设计能力.     

可重构振荡器与双频滤波器的协同设计

实现了一种可重构振荡器与双频率滤波器的协同设计模块。振荡器通过开关二极管的通断来实现频率的可重构,工作频率分别为1.1 GHz和2.0 GHz。与双频滤波器协同设计后,振荡器在两个频率上频偏1 MHz的相位噪声分别从-109.1 dBc/Hz和-112.9 dBc/Hz改善为-125.6 dBc/Hz和-127.9 dBc/Hz,二次谐波抑制分别由协同设计之前的-25 dB和-10 dB改善为-44 dB和-55 dB。     

低功耗宽调谐范围锁相环设计

针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。     

54Mb/s NRZ时钟数据恢复电路的设计与实现

提出一种采用双环路的时钟数据恢复电路,电路采用改进型Hogge鉴相器;鉴相环电荷泵充放电电流为13.06μA,改善了输出时钟的抖动影响;压控振荡器采用四级环型振荡结构,由伪差分结构延迟单元组成,降低了系统电路设计难度,减小了VCO的增益。通过Cadence软件的Spectre工具仿真,能够顺利地从54Mb/s的非归零码数据中提取出54MHz的同步时钟,时钟占空比为50%,满足设计要求。     

应用于开关电源的CMOS电流控制振荡器

提出了一种结构简单的CMOS电流控制模式振荡器。该电路利用系统内部参考电压和外接电阻产生的电流信号对电容进行充放电,通过调节外接电阻大小,振荡器输出频率在660 kHz～4.15 MHz内可调。     

分布电容对施密特触发器与RC微分电路构成的多谐振荡电路的影响

由多谐振荡器构成的交流电路在传输信号时,微小的电容量变化,可能会严重影响电路工作.描述了实验室废液收集器检测电路误报警的故障现象.依据检测装置的结构和工作原理,结合实验数据和仿真结果,分析并得出导致故障产生的原因为不同连接状态分布电容的差异,并给出分布电容的构成.针对如何弱化分布电容的影响,给出了解决措施.实测结果表明,对电缆屏蔽皮接电源地可以消除241pF分布电容.     

基于FPGA的神经振荡器设计及优化

为神经振荡器提出了一种高效的FPGA实现方案,介绍了一种改进的分布式算法(DA),以便于最大限度地利用FPGA上的查找表(LUT)资源.整个系统在Matlab/Simulink下采用Altera公司的DSP Builder构建.该方法节约了74％的查找表、75％的寄存器和100％的嵌入式乘法器资源.同时,该方案得到了令...     

一种CMOS电流饥饿型环形压控振荡器

设计了一种基于CSMC的0.5μm工艺的电流饥饿型环形压控振荡器。仿真工具采用Cadence Spectre,仿真结果表明,振荡器相位噪声达到了-105.432dBc/Hz@1MHz。     

多谐振荡器的电路实验

为了弄懂单元电路和元器件的工作原理,我们时常要做一些小实验,一方面利用实验结果来印证自己的看法,另一方面还可以在实验中纠正自己的错误认识,并能学到更多的知识。下面是我的一次实验经过。实验的起因源于我对一基本型多谐振荡器的研究,见图1。VT1和R1、R3组成第一个放大器,VT2和R2、R4组成第二个放大器,两个放大器通过C1和C2进行正反馈式的联接,于是形成振荡。在振荡过程中,VT1和VT2