高效AVS音频上下文位平面编码器设计

研究了AVS音频编码标准中上下文位平面编码算法,分析了编码算法的特点。通过对上下文平面编码算法的优化,提出了一种适合ASIC实现的硬件结构,通过合理设计二级流水线,能近似达到每时钟1比特矢量的编码速率,在保证编码速度前提下大幅降低了硬件资源。     

一种基于证书的电子投票协议

本文在对RSA数字签名技术、盲数字签名技术和比特提交技术进行分析的基础上,提出了一种采用现代密码学技术的电子投票协议,该协议可以基本满足证券业类别股东投票的实际需要。     

以磁场为控制场的量子比特系统量子态的最优制备

针对以磁场为控制场的电子自旋量子比特系统,结合量子门实现量子态幺正演化的量子态调控机制,提出了一种量子比特系统任意量子态的最优制备策略。建立了该量子比特系统及其控制场的模型,借助李群李代数,由经典最优控制的思想来获得最优控制,从而实现了电子自旋量子系统任意量子态的最优制备。理论分析与仿真实验显示了该策略的优越性。     

基于高性能编码调制映射的联合解调译码方法

对于功率受限的加性高斯白噪声（Additive White Gaussian Noise,AWGN）信道,当具有高斯分布的信号作为信道输入时,信息传输性能接近信道容量.为了传输性能接近容量限,本文采用优化的非均匀排布APSK（Amplitude Phase Shift Keying）星座取代传统的多维QAM（Quadrature Amplitude Modulation）调制星座图,利用二进制交换算法（Binary Switching Algorithm,BSA）进行星座图的反馈后哈姆尼克均值优化,设计了一种新型的"4+12F-APSK"非均匀排布的星座映射方案,并与BICM-ID（Bit Interleaved Coded Modulation-Iterative Decoding）解调译码相结合,提出了基于高性能编码调制映射的联合解调译码方法,有效地解决了接近信道容量限的联合解调译码的难题.实验结果表明,在瑞利衰落信道误比特率在10的-5次方量级时,该方法比传统的MSEW（Maximum Squared Euclidean Weight）,GRAY,SP（Set Partitioning）三种矩形QAM调制方案的译码性能至少改善0.6dB;在AWGN信道误比特率在10的-3次方量级时,该方法比传统的MSEW和GRAY映射至少改善0.3dB.同时,与其他16APSK映射方案相比,该方法无论是在瑞丽衰落信道还是在AWGN信道条件下,在相同的误比特率量级上,都具有1dB~2dB的译码性能增益,有效地逼近了传输容量限.该方法在移动通信和电视广播通信等资源有限网络中具有广泛的应用前景.     

WDM光网络的光路传输质量估计算法

在波长路由WDM光网中,信号在路由与波长分配算法(RWA)选定的光路上传输．传输过程中引入的各种串扰和噪声使信号的传输质量受到损伤,信号质量不断下降,目的结点无法正确有效地接收光信号。通过定义合理的结点和传输链路模型．提出了一种考虑线性传输损伤的比特错误率估算方法．在光路建立之前预先估计WDM网络中将要建立光路的传输质量,以此作为网络优化设计过程中RWA算法选路的依据。通过网络仿真和实验验证了算法的正确性。     

一种基于新度量准则的极化码SCLF译码算法

为了解决串行抵消(Successive Cancellation,SC)译码算法在中短码长情况下译码性能不佳的问题,在SC译码算法的基础上增加路径列表和比特翻转方法得到一种改进的串行抵消列表翻转(Successive Cancellation List Flip,SCLF)译码算法.该算法利用比特翻转构建最不可靠的信息位集合,称为翻转集合(Flipping Set,FS),同时提出一种新的度量法则来缩小FS的范围、提高FS的准确率.仿真结果表明,随着信噪比的增大,所提出的SCLF译码算法误块率(Block Error Rate,BLER)有较大提升,当BLER为10-3时,SCLF(码长N=256,列表大小L=8)译码算法的增益比SC(N=256)译码算法提升了 0.55 dB;当BLER为10-4时,SCLF(N=256,L=8)译码算法的增益比CA-SCL(N=256,L=8)译码算法提升了 0.22 dB;当BLER为10-5时,SCLF(N=256,L=16)译码算法的增益比CA-SCL(N=256,L=16)译码算法提升了 0.17 dB.     

一种低电压3阶4位前馈Σ-Δ调制器

介绍了一种应用于无线通信领域的低电压、带有前馈结构的3阶4位单环Σ-Δ调制器。为了降低Σ-Δ调制器的功耗,跨导放大器采用了带宽展宽技术。采用TSMC 0.13 μm CMOS工艺对电路进行仿真,仿真结果显示,当工作电压为1.2 V、采样频率为64 MHz、过采样比为16、信号带宽为2 MHz时,电路的SNDR达81 dB,功耗仅为7.78 mW。     

基于2比特结构的时间调制模块小型化设计

针对时间调制阵列中调制模块的小型化问题,采用多层板结构,将模块中开关的谐振单元和偏置电路以及射频信号电路放置在不同层,并通过类同轴耦合线和缺陷地等不同的技术措施结合,解决了不同射频通道之间的幅相不平衡以及谐振等问题,在实现小型化的同时兼顾了电性能. 据此设计了2比特结构的时间调制模块,该模块工作频段为14.2～16.4 GHz,尺寸为1.2λ×0.96λ@15.3 GHz,相邻状态相移为90°±5°,幅度差为±0.5 dB. 在载波频率为15.3 GHz、调制频率为1 MHz时可达到34 dB谐波抑制,最大信号带宽则可达200 MHz,验证了本文设计方法的有效性.     

基于分组TCAM的T比特高性能路由器快速查找更新技术

针对传统TCAM查找更新方法复杂度高、无法满足高性能路由器线速查找转发需求的问题,提出一种基于分组TCAM的路由查找更新技术.介绍T比特高性能路由器的系统架构,提出基于分组TCAM的路由查找更新架构,以及基于统计预测的预留表项空间算法,进行路由查找更新算法的设计.搭建测试验证环境,采用MAE-WEST和MAE-EAST...     

一种改进的LDPC码硬判决译码算法

LDPC码的硬判决译码通常是利用比特翻转算法(BF)以及在其基础上改进的加权比特翻转算法(WBF)来实现的,但是前者算法性能较差,而后者的复杂度较高,为了让译码算法能够兼顾其性能和复杂度,针对之前的BF以及WBF算法,提出了一种改进的LDPC码硬判决译码算法,该算法能够在前两次迭代中完成多个比特位的翻转.仿真结果表明,这种改进的算法可以在性能损失较小的条件下,大大降低算法的复杂度,从而提高译码的效率,减轻硬件的负担.