数字系统的高层综合

从高层综合的概念出发，分析了高层综合的各个任务以及彼此之间的依赖关系，对于高层综合中最重要的两个优化过程－时序调度和资源分配，全面归纳了已经开发的各种算法，力图深刻地揭示了各种算法的内在本质，最后，探讨了与高层综合相关的一些领域和问题。     

ASIC设计中的同步复位与异步复位

复位问题是ASIC设计中的一个关键问题,其处理得当与否将直接影响整个电路的性能,在此本文从多个角度对同步复位和异步复位进行了讨论和分析,并且比较了各自的优缺点,重点针对异步复位过程中存在的亚稳态问题采用两级复位同步和复位分配缓冲树的方法进行了相应的解决.     

用于密码芯片抗功耗攻击的功耗平衡加法器

给出了一种用于密码芯片以提高芯片抗功耗攻击能力的“功耗平衡”加法器，它运行时工作功率与运算数据无关．对新设计与相关原设计芯片的功率样本进行显著性检验，在样本数为283的情况下，前者的最低显著性水平比后者高10个数量级．功耗平衡加法器比现有的采用“n分之一”编码的抗功耗攻击加法器少13个以上的晶体管．     

智能卡水表及其专用集成电路的设计与实现

本文介绍了一种新型智能卡水表。它较好地解决了普通IC卡表易受攻击和可靠性低的缺点。该表内部采用两块具有自主知识产权的专用集成电路LC47127和LC47128。还介绍了这种新型电表的性能特点与功能结构以及应用原理和方法。表明这是一种适合我国国情的替代传统水表的优选方案。     

民用飞机单粒子翻转问题研究

单粒子翻转(Single Event Upset,SEU)效应是机载复杂电子硬件设计所必须考虑的重要问题,对SEU效应进行了描述,分析了复杂电子设备经常用到的芯片类型(专用集成电路器件、反熔丝FPGA、SRAM型FPGA、Flash型FPGA)及其优缺点,总结了三模冗余、纠错码、擦洗、系统监控这四种常见的SEU减缓技术,对于国内民机机载复杂电子硬件的设计具有参考意义。     

数字视频ASIC中OSD系统的实现

介绍1款视频处理ASIC芯片中OSD系统的设计方案,先读取OSD内部SRAM中的属性和字符内容,然后控制电路根据属性将字符内容以RGB的形式表现出来,最后将OSD信息与视频内容进行α混合,从而可以在屏幕上得到OSD信息。该OSD系统用户自定义性强,使用改进的内部SRAM中1/2/4像素深度(BPP,Bits Per Pixel)字符或图形点阵的存储结构以提高字符或图形存储量,其具有闪烁、阴影、透明、单个字符宽高加倍、非线性放大、可编程的行列数和颜色等诸多功能。芯片在UMC0.18μm CMOS工艺下流片,其OSD系统的工作频率可达170 MHz。     

智能芯片的评述和展望

近年来,人工智能技术在许多商业领域获得了广泛应用,并且随着世界各地的科研人员和科研公司的重视和投入,人工智能技术在传统语音识别、图像识别、搜索/推荐引擎等领域证明了其不可取代的价值.但与此同时,人工智能技术的运算量也急剧扩增,给硬件设备的算力提出了巨大的挑战.从人工智能的基础算法以及其应用算法着手,描述了其运算方式及其运算特性.然后,介绍了近期人工智能芯片的发展方向,对目前智能芯片的主要架构进行了介绍和分析.而后,着重介绍了DianNao系列处理器的研究成果.该系列的处理器为智能芯片领域最新最先进的研究成果,其结构和设计分别面向不同的技术特征而提出,包括深度学习算法、大规模的深度学习算法、机器学习算法、用于处理二维图像的深度学习算法以及稀疏深度学习算法等.此外,还提出并设计了完备且高效的Cambricon指令集结构.最后,对人工神经网络技术的发展方向从多个角度进行了分析,包括网络结构、运算特性和硬件器件等,并基于此对未来工作可能的发展方向进行了预估和展望.     

一种基于龙芯CPU的结构级功耗评估新方法

如何有效地利用处理器消耗的能量而得到尽可能高的性能成为了目前体系结构研究的热点,在研究中,结构级的功耗评估工具无疑具有重要的作用.在现有的结构级功耗模拟器中,往往只考虑了动态电路以及全定制实现方法下的功耗刻画,而忽略了以静态电路和标准单元设计为主的ASIC设计方法对处理器功耗带来的影响.由此,结合一款高性能、低功耗通用处理器——龙芯2号的具体实现,对其设计特点和功耗特性进行分析,实现了以龙芯2号处理器为基本研究对象的结构级功耗评估方法.该评估方法充分考虑了CMOS静态电路的结构级功耗刻画方法,因此更加适合目前以ASIC设计方法为主的高性能处理器结构的功耗评估.该结构级功耗评估方法与RTL级的功耗评估方法相比,具有速度快和灵活性好的优点.在2.4GHz的Intel Xeon上,该功耗评估方法的速度约为300K/s,是RTL级的评估方法的5000倍,而且误差很小.     

数字专用集成电路中平方运算的硬件实现

在进行数字专用集成电路的设计中,尤其是应用于通信和信号处理领域的ASICs中,经常会遇到对一种特殊运算平方运算的硬件实现问题。本文从常規乘法器的设计入手,通过对乘法器部分积的规律进行归纳总结和简化操作,提出了适于VLSI实现的平方器的设计方法,该方法可极大地降低硬件规模。     

可伸缩双域Montgomery乘法器的优化设计与实现

模乘运算是公钥密码算法中的关键运算,本文基于全字运算的Montgomery模乘算法,设计了具有可伸缩硬件结构的模乘器。该模乘器可以基于固定的数据路径宽度对任意长度的数据进行运算,并且能够支持两个有限域上的运算。最后用Verilog硬件描述语言对该乘法器的硬件结构进行代码设计,并用Synopsys公司的Design Complier在Artisan SIMC 0.18μm typical工艺库下综合。实验结果表明,相对于其他模乘器设计,本文设计具有较高的时钟频率,并且由于大大减少了运算所需的时钟周期数,模乘运算速度较快。