LED显示驱动器的CPLD实现

给出了一种利用电子设计自动化(EDA)软件对复杂可编程逻辑器件(CPLD)进行设计以实现8位发光二极管(LED)显示驱动器的方法.设计结果表明,用1片Lattice公司的ispLSI1032E(6 000门密度)最多可以驱动12位LED显示器.文中还就如何减少资源进行了探讨,介绍了5种方法.     

计算机高速并行通信的实现方案

利用CPLD芯片实现单片机与ISA总线接口之间的高速并行通信，给出系统的总体设计方法及程序框图。采用这种通信方式，在12MHz晶振的MCS51单片机控制的数据采集系统中，可以满足与PCI04 ISA总线接口实时通信的要求，通信速率达200khit／s。在开发工具MAX plusⅡ下，完成了整个设计的输入、编译和仿真，达到了预期效果。本设计方案能够推广应用到计算机的高速并行通信中。     

基于ANN的声目标识别系统及其DSP实时实现

介绍了一种基于人工神经网络(ANN)的声目标识别系统,概述了用MATLAB专用工具箱对神经网络权值进行训练及仿真的过程,叙述了ANN目标识别系统的数字信号处理器(DSP)实时实现过程,并着重分析定点实现过程中程序变量的定标、非线性运算的实现、溢出的处理等关键步骤.对不同字长的识别结果进行比较表明,基于定点实时实现的系统数据保持很高的精度,可以得到与浮点处理相同的识别率.     

软件无线电中FM调制解调算法的DSP实现

介绍了FM调制解调的数字化实现方法 ,给出了基于DSP芯片TMS32 0C32DSP实现的FM调制解调算法功能模块及其主要源代码。该功能模块已应用于超短波FM电台上     

基于DSP+CPLD的高精度信号发生器

介绍了基于直接数字式频率合成(DDS)原理的全数字信号发生器(DSP),利用DSP芯片快速、高精度的运算优势以及CPLD芯片灵活的编程逻辑、大容量存储功能的特点,采用通用可编程芯片以及数字波形合成技术,形成高稳定、高精度、高动态的数字合成信号.该信号发生器可产生0～25 kHz的正弦波、三角波和方波,输出电压峰峰值为0～5 V,频率步进1 Hz,幅度步进0.001 V.     

基于PCI总线的高速多路数据传输卡设计

介绍了一套基于外部设备互连(PCI)总线的高速多路数据传输卡的设计,采用基于PCI内核与PCI用户逻辑相结合的新型设计方案,在顶层通过仿真来验证PCI接口以及用户逻辑设计正确与否.降低了设计的复杂程度,提高了电路的集成度和系统的性能,并根据PCI卡对外部设备驱动能力较弱的特点,在传输卡中加入了长线驱动功能,采用低电压差分信号(LVDS)技术,既降低了系统功耗,又实现长距离的计算机双向通信.     

提高塑封双列直插式光耦合器绝缘耐压的设计和工艺要点

介绍了研制出其性能达国际先进公司同类产品水平的塑封双列直插式光耦合器的工作原理和提高绝缘耐压的技术难点，从引线框架设计、加工精度控制、内包封材料选型、理想内包封形状控制、塑封气密性的实现、环境条件的完善等方面讨论了提高绝缘耐压的设计和工艺要点。     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。     

纳米加工和纳米电子器件

介绍了电子束曝光技术、EUV光刻技术和X射线光刻技术的进展;对各种纳米电子器件如单电子器件、共振隧穿器件和分子电子器件的研究现状及面临的主要挑战进行了讨论。