离子束辅助沉积制备高功率激光薄膜的研究

综述了离子束辅助沉积技术在高功率激光薄膜制备中的应用研究进展.指出该技术在制备高激光损伤阈值的薄膜中存在的问题,即出现过高的堆积密度,会给薄膜带来杂质缺陷、化学计量比缺陷、损伤缺陷、晶界缺陷,制备薄膜的残余应力存在着压应力增加的趋势,会改变薄膜的晶体结构等.并指出了该研究领域的研究方向.     

Carbon nanofibers as hydrogen adsorbing materials for power sources

Porous carbon nanofibers are synthesized by CVD method from acetylene with use of iron-containing catalysts. Activation of the nanofibers in melted potassium hydroxide results in increasing surface area from initial 300–400 m² g⁻¹ to 1700 m² g⁻¹. As follows from XRD data, activated nanofibers do not contain regular packages of graphene layers, but retain high electric conductivity. Deposition of copper improves electrochemical hydrogen storing characteristics of carbon nanofibers. Carbon nanomaterials obtained can be used as hydrogen storing materials in batteries instead of hydride forming metals.     

SOC设计中的浮动压焊块电源/地线网络设计和优化

随着VLSI工艺技术的发展和芯片规模的不断增加，尤其是在SOC设计中，原有的那种供电压焊块只能位于芯片边缘的确定益的模式已经不能够满足整个电路性能的需要。在很多情况下，依靠在电源线的拓扑结构确定后的线宽优化，还是无法保证在有限的布线资源下为电路提供可靠的高性能的供电需求。由此，出现了在芯片边缘上浮动放置压焊块及在芯片的顶部放置供电压焊块阵列的方法。文中提出了一种用于SOC设计中新的基于树型结构的浮动压焊块的电源／地线网络优化算法，经过MCNC电路实例测试后得到明显的优化结果。     

32位MIPS微处理器中乘法器的设计和实现

在Booth算法的基础上,结合MIPS 4KC微处理器中的流水线结构和乘法器的工作过程,提出了一种改进的Booth乘法器的设计方法,并采用全制定方法实现,用这种方法实现的乘法器单元具有面积小、单元电路可重复性好、版图设计工作量小、功耗低等特点.     

SoC低功耗设计中的DVS技术

随着系统芯片(SoC)集成更多的功能并采用更先进的工艺,它所面临的高性能与低功耗的矛盾越来越突出.动态电压调整(DVS)技术可以在不影响处理器性能的前提下,通过性能预测软件根据处理器的繁忙程度调整处理器的工作电压和工作频率,达到降低芯片功耗的目的.文中讨论了DVS技术降低功耗的可能性,介绍了如何利用两种不同的DVS技术让处理器根据当前的工作负荷运行在不同的性能水平上,以节省不必要的功耗.     

250W带功率因数校正整流电源模块的研制

功率因数校正技术越来越成为电源行业研究的热点。文中介绍了适用于雷达等设备的250W带功率因数校正整流电源模块的设计，分析了其中升压电感器设计、主开关管保护、控制电路消振、散热设计和表面贴装等关键技术，完成了实验研究，获得了满意的试验结果。     

大功率开关电源的设计与实现

介绍了开关电源设计中需要考虑的几个基本问题,包括频率的确定、最大占孔比Dm的确定、逆变变压器的设计和开关功率管的选择,并以一种1 kW的PWM大功率半桥式开关电源为例,详细介绍实际的开关电源设计方案,并给出了实验结果.     

CDMA系统中联合功率控制、波束赋形与多用户检测

应用功率控制、波束赋形和多用户检测可以有效地消除和减少CDMA系统中的干扰。本文结合波束赋形和多用户检测的特性，提出一种应用波束赋形增益和多用户相关矩阵的解相关算法。基于算法的复杂性，提出一种区分聚集用户进行多用户检测的的算法。由于波束赋形能够消减主瓣波束之外的多用户干扰，对聚集移动台采用解相关检测达到减少运算量和消除多用户干扰的目的。对算法进行了仿真分析，证明了本算法的优越性。     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。     

SIMADYN D控制器在武钢热轧动态无功补偿系统中的应用

SIMADYN D控制器应用于动态无功补偿，标志武钢动态无功补偿控制实现数字化突破。提高了系统的可靠性、调节精度和动态指标。