固态盘的可靠性设计

给出固态盘（ＳＳＤ）的ＥＤＡＣ时序、存储体出错信息ＦＩＦＯ队列管理、掉电保护、设备自检、ＳＥＴ、ＲＥＳＥＴ键功能等可靠性措施的设计。实际证明，这些措施有效地提高了该系统设备的可靠性。     

多处理机系统中处理器间的通信方式

本文介绍了多机系统中处理器间通信时几种互联方式,给出了各种互联方式的组成框图,阐述了各自的工作过程、优缺点和应用场合。     

时间依赖无向中国邮路问题的分支限界算法

时间依赖网络相比传统网络模型有更广泛的应用领域,比如会交网络和通信网络都可以抽象成为时间依赖的网络模型。当模型中弧的访问代价为时间依赖的变量时,中国邮路问题的求解将变得非常困难。首先分析了传统的中国邮路问题求解算法,如奇偶图上作业法和Edmonds& Johnson算法,以及不能有效求解时间依赖中国邮路问题的根本原因;其次给出了一般时变无向中国邮路问题的特性,并在此基础上设计了该问题的分支限界最优化算法;然后针对FIFO(First In First Out)这一类特殊时变网络,设计了新的剪枝条件,从而得到了更有效求解FIFO网络的时变无向中国邮路问题的分支限界最优化算法;最后对算法进行了实验,算法实验结果正确。     

增强型并行端口EPP与FIFO存储器IDT7201的接口电路及编程

针对并行端口设备开发的趋势及特点,提出了增强型并行端OEPP扩展的方案。在介绍了先进先出（FIFO）存储器IDT7201的基本原理之后,设计TIDT7201与EPP的接口电路,详细阐述了Windows3．x／95／98环境下通过EPP对FIFO存储器的编程步骤和方法。采用本文的设计解决了系统和并行喘口设备间进行数据传输时相互协调及同步的难题,实现了并行端口的高速双向数据传输。     

先进先出(FIF0)存储器技术在高速数据采集中的应用

本文作者介绍了先进先出 (FIF0 )存储器作为数据高速缓冲器在高速数据采集电路中的应用 ,并给出了以 51系列单片机作为控制器的应用电路。这种技术不仅满足了高速数据采集电路中数据高速存储的需要 ,也由于电路的简化使得高速数据采集电路的可靠性得到提高     

一种基于FPGA技术的电子式互感器接口实现新方法

电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义，与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型，分析了合并单元与电子式互感器接口通信具有多任务并行处理等特点，提出一种基于现场可编程门阵列(FPGA)技术实现此接口的新方法。利用FPGA可完成合并单元对多路电子式互感器数字化输出进行接收和循环冗余校验的并行处理功能，通过调用FPGA的先进先出(FIF0)库能实现发送报文前对各路数据的正确排序。这种方法对于推动电子式互感器在厂站自动化中的应用，具有工程实用价值。     

以优先点为中心的Delaunay三角网生长算法

目的 Delaunay三角网具备的优良性质使其得到广泛的应用,构建Delaunay三角网是计算几何的基础问题之一,为了高效、准确地构建大规模点集的Delaunay三角网,提出一种基于优先点的改进三角网生长算法.方法 算法以逆时针次序的一条凸包边为初始基边,使用基边对角最大化并按照逆时针次序选定第3点构建一个Delaunay三角形,通过待扩展边列表中的数据判断新生成的两条边是否需要扩展,采用先进先出的方式从待扩展边列表中取边作为基边,以优先点为中心构建局部Delaunay三角网使优先点尽快成为封闭点,再从点集中删除此封闭点.结果 对于同一测试点集,改进算法运行时间与经典算法运行时间的比率不超过1/3,且此比率随点集规模增长逐步下降.相比经典算法,改进算法在时间效率上有较大提升.结论 本文改进算法对点集规模具有较好的自适应性与较高的构网效率,可用于大规模场景下Delaunay三角网的构建.     

基于集群拓扑结构的工作流调度研究

针对MapReduce的默认调度策略先进先出(FIFO)在执行任务时考虑本地性调度带来的任务等待时间长、资源利用率不高和没有考虑任务的优先级等问题,提出一种基于集群拓扑结构的工作流实时调度算法。MapReduce在对工作流进行Map处理时,首先根据taskTracker的计算能力和数据大小对map阶段工作流的完成时间进行估计,得到一个完成时间隶属函数,然后再利用集群的拓扑结构,得到taskTracker在集群中的距离隶属函数,根据这两个隶属函数来对集群中的taskTracker在工作流处理时间和数据传输时间进行综合性能评估,这样可以有效地缩短任务的等待时间并提高资源的利用率。同时该算法采用对作业进行优先级划分的方式,满足不同类型作业的需求。大量的实验结果表明:该优化策略在平均完成时间和平均等待时间方面要优于FIFO算法,可以有效提高工作流处理的实时性。     

卷积交织技术原理及其FPGA实现

交织技术在数字通信中得到了广泛的应用,纠错码与交织技术结合起来能够显著提高数字通信质量。本文介绍了卷积交织与解交织的原理与主要性质,在此基础上采用VerilogHDL设计了一种面向RS（255,223）码的卷积交织器。该方案利用随机存储器（RAM）来代替先进先出移位寄存器（FIFO）的功能,采用基地址和偏移地址的方式来控制读写操作,实现数据延迟,完成卷积交织的功能。该设计具有实现简单,占用资源少的优点。     

高速异步FIFO设计

文章介绍了异步FIFO的整体结构、功能和工作原理以及具体的异步FIFO设计方法,分析并解决了数据在不同时钟域之间进行传输时产生的亚稳态问题,着重对判断空／满逻辑电路进行了分析设计。改善了传统需要增加状态位来判断空／满状态的设计方案,提出了一种新的空／满判断方法,同时还给出了部分异步FIFO设计的verilog源代码。最后提供了计算FIFO存储器字数目的相关公式,为FIFO存储器字的大小设计提供了参考。