基于Matlab的多通道热敏电阻老化测试系统

该套测试系统旨在解决现存热敏电阻老化测试中,测试温度环境不稳定,测试过程需大量人工干预,测量结果精度不高等问题。该系统可同时对50路样本进行测量,采用具有温度波动度小于0.2℃的精密恒温水槽为测试提供稳定可靠的高低温恒温环境,由气缸级联而成的"机械手臂"代替手工操作,依靠下位机高精度测量模块实现相对误差小于0.5%的电阻测量,利用Matlab编写的上位机软件绘制R-t曲线分析样本老化特性,实际应用表明,整套测试平台稳定可靠、测量准确、自动化程度高,极大地提高了生产效率。     

数字式多通道协同加载控制器

主要介绍数字式多通道协同加载控制器的组成及协同加载控制算法的实现。     

针对AES的Cache计时模板攻击研究

受微处理器硬件架构和操作系统的影响,分组密码查找S盒不同索引执行时间存在差异,构成了S盒索引的天然泄漏源.该文采用“面向字节、分而治之”的旁路攻击思想,对AES抗Cache计时模板攻击能力进行了研究.首先分析了分组密码访问Cache时间差异泄漏机理,直观地给出了基于碰撞和模板的两种Cache计时攻击方法;其次给出了Cache计时外部模板攻击模型,提出了基于Pearson相关性的模板匹配算法,对128位AES加密第一轮和最后一轮分别进行了攻击应用;为克服外部模板攻击需要一个模板密码服务器的限制,提出了Cache计时内部模板攻击模型,并对AES进行了攻击应用;最后,在不同环境、操作系统、加密Cache初始状态、密码库中,分别进行攻击实验,同前人工作进行了比较分析,并给出了攻击的有效防御措施.     

基于区间模型的一级指令Cache缺失损失分析

一级指令Cache的平均缺失损失被量化为下一级存储系统的访问时间,在进行处理器性能瓶颈分析中简单的量化会引起较大的误差。针对该问题,应用区间模型分析影响一级指令Cache平均缺失损失的前端因素,并用模拟实验进行分析研究,结果表明,除下一级存储系统的访问时间外,取指带宽、取指队列的大小、一级指令Cache缺失率及程序特性,会对一级指令Cache平均缺失损失产生影响。     

基于CAN的多通道数据采集系统的设计

提出了一种基于CAN总线,应用于航空发动机动态测试的多通道数据采集系统的设计方案。完成了对各传感器输出信号及电源信号的调理、采集、分析处理及上传,并对系统进行了非线性误差标定。给出了数据采集系统各模块的设计思想及系统软件设计流程。试验结果表明,该多通道数据采集系统具有抗干扰性强、采集精度高、接口灵活等优点,满足该型航空发动机测试系统的需求。     

多通道压力测试系统Petri网建模及其性能分析

建立了n路多通道压力测试系统的广义随机Petri网(GSPN)模型,利用模型的可达图和MC链分析了GSPN模型的基本性能;推导出了压力测试系统的测试性能的数学公式,测试性能包括各部分的利用率、单位时间内的激发次数、系统时间延迟;并且分析了测试系统各部分之间的相互影响。经过实验验证,证明了该模型的正确性。     

一种多通道频率测量卡的设计与实现

基于频率测量方法与ARM Cortex-M3单片机定时器外设的特点,设计并实现了一种基于该单片机的频率测量卡。该测量卡利用单片机丰富的定时器资源,通过配置定时器的不同工作模式,实现了测量脉冲信号的频率、周期、脉宽及计数等功能。测量卡具有结构简单、易于实现、成本低、通道多、测量精度高和测量范围宽等优点。试验测试证明该测量卡能够满足工业现场测量频率信号的应用。     

基于半监督学习-多通道卷积神经网络的加氢裂化产品性质预测

提出了一种用于加氢裂化产品性质预测的半监督学习-多通道卷积神经网络(SSL-MCCNN),通过逐层卷积实现加氢裂化工艺流程空间域局部特征提取,并基于多通道采样实现了时域特征提取。在应对模型训练中由于产品性质数据量不足导致的小样本学习问题方面,基于教师-学生半监督学习(TS-SSL)生成虚拟样本集实现了数据扩充,进一步提升了模型预测性能。基于SSL-MCCNN对煤油-柴油加氢裂化工业装置重石脑油密度和柴油闪点预测的均方根误差(RMSE)分别为0.83和1.03,判定系数(R²)分别为0.90和0.98,与BP神经网络(BPNN)和径向基神经网络(RBFNN)相比,SSL-MCCNN在实现最小RMSE的同时达到了最优R²。实验结果表明,所提出的SSL-MCCNN有效提取了加氢裂化工艺流程的时空域特征,显著提升了模型预测性能。     

多芯片小数分频锁相环输出信号相位同步设计

为了在多通道射频（RF）通信系统中,实现多个收发器芯片或单个收发器芯片上的锁相环（PLL）相位同步,提出小数分频PLL输出信号相位同步算法. 设计相位累加采样点数选取算法,算法选取的采样点数用于累加参考时钟欠采样的PLL输出信号与数控振荡器（NCO）产生的参考信号经三角运算的结果,以消除高次谐波分量,并有效降低相位差计算结果的误差. 根据相位差的计算结果反馈调节PLL内 delta-sigma 调制器(DSM)输入的小数分频比,线性调整PLL输出信号的相位,实现多个PLL输出信号相位与参考信号相位同步. 通过仿真验证算法的正确性,且最终相位同步后的相位误差为0.35°,完成同步所需的时间为210 ms.     

分布式RAID中Cache模块的设计

针对分布式RAID的特殊架构，设计了基于总线侦听方法的Cache模块。该模块采用主存分块映射策略来解决总线侦听方法，由于共享网络总线对带宽要求太高，使用较少带宽、较少的数据操作，提高了分布式RAID的系统性能。对Cache模块设计进行了性能分析，对多处理机系统Cache一致性问题的解决方案进行了分析比较。