多通道Flash ADC瞬态波形取样电路的研制

描述了一种用于中微子实验系统的多通道FlashADC波形取样电路的设计考虑和工作过程，给出了与探测器系统联机实验的初步结果。电路设计基于9U—VME规范，取样频率20MHz。为不丢失好事例信息，数据的缓冲存储采用了流水线结构．电路具有multihit(多次命中)测量的能力，较好地满足了中微子实验中物理测量的要求。     

业界首款50MSPS，14bit，4通道ADC的大动态范围、低功耗和超小封装特性满足医学超声诊断设备的要求

AD9259，4路14位ADC。采样率50MSPS。并且信噪比（SNR）比现有的12位多通道ADC提高了整整3dB。AD9259每通道功耗为95mW／ch，功耗降低到相近器件的三分之一——在典型的超声波图像处理应用中功耗节省了12W。作为业界仅有的高速14bit、4通道ADC。     

具有20GHz实时带宽和50GS／s同步取样速率的高性能示波器 可用于多通道高速串行数据架构的测试

DSA70000系列数字串行分析器（DSA）包括20GHz的DSA72004、16GHz的DSA71604和12．5GHz的DSA71254。具有20GHz实时带宽和每通道50GS／s同步取样速率，存储深度为200M，FastAcq采集模式下每秒可以捕获超过300000个波形，     

基于网络代价的Web Cache算法

随着网上连续媒体数据的增多，传统的Cache算法已经不能满足要求，由于连续媒体数据对空间和带宽的要求，针对连续媒体数据的特点，提出了一种基于网络代价的Web Cache置换算法。     

基于片上系统的多通道数字电视接收平台实现

论文研究了一种新颖的基于片上系统(SOC)的多通道接收平台。它可对来自地面、卫星和有线等媒体的多路数字电视节目同时解码,并把它们转换成模拟基带信号。论文还讨论了基于计算机控制模型的实现,特别是时间片分配算法。该研究为我国模拟电视向数字电视转换的过程中,实现模拟接收机对数字电视节目的接收问题提供了一个低成本方案。     

改进的多通道GPS共视资料的处理算法

目前GPS多通道共视数据处理常用算法是去除仰角为20.以下的比对资料,然后对多通道共视比对结果进行平均.其不足在于未充分有效地利用全部观测数据.针对这种问题,提出了一种改进的按仰角加权的多通道GPS共视资料处理算法.对日本邮政省通讯研究所(CRL)和国家授时中心(NTSC)2002年5月-2003年3月的多通道共视比对的处理结果表明,改进的处理算法结果更为接近真实钟差.     

嵌入式处理器的Cache结构研究

针对嵌入式处理嚣结构的特点，探讨虚拟Cache的结构、性能及实施方法等进行，讨论了Cache的锁定来改进Cache的循环淘汰置换算法的可行性，并对基于ARM架构的嵌入式处理器的Cache结构特点作了介绍。     

一种新的基于RAID的CACHE技术研究与实现

设计了一个新的基于 RAID的 Cache系统 ,本系统有如下创新之处 :(1)在全局配置 Cache时 ,采取了预留与动态分配相结合的策略 ,并建立了分配模型 ,从理论上确定了预留与动态分配的最佳比例 .(2 )建立了二级读 Cache结构 ,其中 :一级读 Cache实现时间的局部性 ;二级读 Cache实现空间的局部性 .(3)提出了定时搬移并按阈值淘汰的策略 ,即定时把二级 Cache的节点中最近访问过的数据小块搬移到一级 Cache,当搬移的数据小块超过一个阈值时 ,淘汰二级 Cache的相应节点 .通过仿真测试证明了定时搬移策略较好地实现了时间的局部性 ,提高了 Cache系统的性能     

本月装机推荐

这是一套采用Intel平台的低端配置。使用的是Celeron D 320处理器．该处理器采用的核心是性能强劲且具备更大容量L2 Cache的Prescott核心。256KB的L2Cache，533MHz的前端总线，配以24GHz的运行速度使得CeleronD320处理器不管是在主流游戏还是一般的影音娱乐、办公应用上都显得游刃有余．而且这款处理器是Celeron D系列中．笔认为最具性价比的一款。主板方面．选用了隽星的一块整合型主板．它采用的是Intel 845GL ICH4芯片组．小板设计，最高可支持533MHz的前端总线，     

多通道ATM 网络鲁棒拥塞控制

拥塞控制对ATM网络有效、稳定运行具有重要的作用，在单瓶颈多通道的网络模型下，基于Smith预估原理，提出一种新颖的鲁棒拥塞控制器设计方案，这种基于速率的拥塞控制可以保证ABR的服务质量(QoS)，理论分析和仿真结果表明，所提出方案收敛速度快，对网络的不确定因素具有较强的鲁棒性。