全文获取类型
收费全文 | 180篇 |
免费 | 26篇 |
国内免费 | 30篇 |
专业分类
电工技术 | 74篇 |
综合类 | 9篇 |
金属工艺 | 1篇 |
机械仪表 | 9篇 |
建筑科学 | 1篇 |
矿业工程 | 1篇 |
能源动力 | 1篇 |
水利工程 | 1篇 |
无线电 | 114篇 |
一般工业技术 | 4篇 |
自动化技术 | 21篇 |
出版年
2024年 | 2篇 |
2023年 | 7篇 |
2022年 | 7篇 |
2021年 | 8篇 |
2020年 | 7篇 |
2019年 | 7篇 |
2018年 | 5篇 |
2017年 | 8篇 |
2016年 | 3篇 |
2015年 | 7篇 |
2014年 | 8篇 |
2013年 | 7篇 |
2012年 | 13篇 |
2011年 | 17篇 |
2010年 | 10篇 |
2009年 | 11篇 |
2008年 | 21篇 |
2007年 | 10篇 |
2006年 | 11篇 |
2005年 | 10篇 |
2004年 | 15篇 |
2003年 | 9篇 |
2002年 | 5篇 |
2001年 | 5篇 |
2000年 | 6篇 |
1999年 | 4篇 |
1998年 | 2篇 |
1997年 | 2篇 |
1996年 | 1篇 |
1994年 | 3篇 |
1991年 | 2篇 |
1990年 | 2篇 |
1988年 | 1篇 |
排序方式: 共有236条查询结果,搜索用时 0 毫秒
11.
a-Si∶H TFT的栅源几何交迭会引起几何寄生电容,实验研究表明它并不能完全表征TFT的寄生效应,研究发现由栅极和源极形成的电场的电力线交迭也会导致物理寄生效应且这种效应始终存在.从LCD的结构、材料、制备工艺等普遍性出发,依据交迭电力线建立了物理寄生效应模型并对其进行了详细的分析和计算,实验结果表明该方法是有效可行的,从而使LCD寄生效应有了一个较完美的理论表征和分析计算方法. 相似文献
12.
针对传统半波整流电路的不足提出了基于MOS工艺的改进方法及电路.该电路利用MOS工艺的寄生电容特性形成电荷转运,有效地提高了半波整流电路的整流效率,缩短了上电时间并在一定程度上减小了纹波系数,从而以较简单的电路形式改善了半波整流电路的性能.着重分析了该电路形式的作用机理,并给出了相应的Hspice模拟结果. 相似文献
13.
14.
15.
17.
背照射波长延伸InGaAs面阵焦平面探测器 总被引:1,自引:0,他引:1
在MBE外延生长的In0.8Al0.2As/In0.8Ga0.2As材料上,采用台面成型方法制备了背照射32?32元InGaAs探测器,其中心距为30μm,并详细分析了探测器及其焦平面光电性能。结果表明,温度高于220K时吸收层材料热激活能为0.443eV,300K时在所考虑的偏压范围内,暗电流主要由扩散电流、产生复合电流及其欧姆漏电流构成。对组件焦平面特性也进行了研究,并通过读出电路的变积分电容测试结构测试结果提取出积分电容上的寄生电容,在测试温度范围内约为10fF左右。 相似文献
18.
19.
Abstract: This paper presents an l 1-bit 22-MS/s 0.6-mW successive approximation register (SAR) analog-to- digital converter (ADC) using SMIC 65-nm low leakage (LL) CMOS technology with a 1.2 V supply voltage. To reduce the total capacitance and core area the split capacitor architecture is adopted. But in high resolution ADCs the parasitic capacitance in the LSB-side would decrease the linearity of the ADC and it is hard to calibrate. This paper proposes a parasitic capacitance compensation technique to cancel the effect with no calibration circuits. Moreover, dynamic circuits are used to minimize the switching power of the digital logic and also can reduce the latency time. The prototype chip realized an 11-bit SAR ADC fabricated in SMIC 65-nm CMOS technology with a core area of 300 × 200 μm2. It shows a sampling rate of 22 MS/s and low power dissipation of 0.6 mW at a 1.2 V supply voltage. At low input frequency the signal-to-noise-and-distortion ratio (SNDR) is 59.3 dB and the spurious-free dynamic range is 72.2 dB. The peak figure-of-merit is 36.4 fJ/conversion-step. 相似文献
20.