一种新的自适应OFDM算法的探讨

在具有多径干扰的无线信道中仅应用传统OFDM既影响通信速率,也浪费资源.由于信道的频率选择性衰落,OFDM系统的每个子信道具有不同的传输能力.文中提出一种计算量较小、简单实用的自适应OFDM算法,在保证通信质量所需BER的前提下,按照各个子信道衰落程度动态的分配比特和功率,使所需要的发射总功率最小.仿真结果表明,采用该自适应OFDM算法可以提高OFDM系统的性能.     

超导电路与体声波谐振器组成的量子iSWAP门方案

高保真度量子门的物理实现是量子计算和量子通信的关键技术之一。根据电路量子声动力学和量子电动力学,提出了由两个具有较长相干时间的超导transmon qubit和一个具有高机械品质因数的薄膜体声波谐振器组成的量子门方案,体声波谐振器起到类似微波光子通道的作用,使两个transmon qubit之间实现量子态交互。该文先用Butterworth van Dyke模型分析体声波谐振器在方案中的等效电路,构建系统的量子化哈密顿量,再用二能级原子 声子混合量子态形式编码系统的量子态,通过调节外磁场来调控系统的输入态,系统的输出态可通过测量模块得到。在Jaynes Cummings模型下,该系统能完成具有高保真度的量子相位交换（iSWAP）门操作。     

“微电子工艺与实践”课程群建设与教改实践

围绕电子信息类专业核心课“微电子工艺”、“微电子器件基础”以及实践课“微电子生产实习”和“微电子器件与工艺实验”等课程教学改革为核心,围绕学生教学主体进行课程群的内容及教学模式调整;运用现代教育MOOC平台和混合式“翻转课堂”教学方法及校企合作实践资源共享等几个环节进行了“微电子工艺与实践”课程群建设,完善教学环节设计,强化实践实习的实效性。     

"自动控制原理"课程CDIO翻转课堂教学模式

本文提出一种适合工程教育的"慕课"式教学新模式——CDIO翻转课堂教学模式,以解决提高学员创新实践能力的要求与工程技术基础课程学时有限之间的矛盾并对该教学模式的构成和方案设计进行了研究.本文对同类课程的翻转课堂教学改革具有一定的参考价值.     

"电路原理"MOOC资源的多种应用形式实践

我校"电路原理"MOOC课程自2013年在edx和学堂在线同时上线以来,学习者规模和覆盖程度在全国同类课程中已有来自近160个国家和地区的约13万名学生选修了该慕课;应用该慕课资源改善课堂教学质量的学校已接近20所.本文介绍了"电路原理"MOOC资源在我校教学中的三种形式:小规模的完全翻转课堂教学、小规模的以线上学习为主的混合式学习和基于"雨课堂"的大规模轻量级翻转课堂教学.这三种教学方式满足了不同学生的学习需求,取得了较好的教学效果.     

稳健的高效MIMO检测器

无偏最小均方误差迭代树搜索(MMSE-ITS)检测器是目前性能最好的多输入多输出(MIMO)检测器之一。该文通过选择性地扩展部分长度路径和添加一位互补矢量,对无偏MMSE-ITS检测器作了改进。仿真和分析结果表明,和无偏MMSE-ITS检测算法相比,改进算法能以相对较低的处理复杂度获得更好的检测性能。另外,改进的检测器彻底避免了削剪处理,对MIMO信道状况具有较好的适应性,稳健性较强。     

一种降低SC-FDMA信号峰均比的低复杂度方法

针对已有方法复杂度过高或者需要引入额外带宽的缺点,在深入分析单载波频分多址(SC-FDMA)信号大峰值形成原因的基础上,提出了一种不需要额外带宽的简单易行的降峰均比(PAPR)方法。所提方法以引入极少数误比特为代价将造成SC-FDMA信号PAPR值高于给定数值的星座图外部星座点变换为内部星座点,使得发送信号的PAPR大大降低。在收端经过信道译码,可大大减少星座变换带来的极少数误比特。提出的方法所需计算量很低,不会增加额外的带宽开销,同时可有效地降低发送信号的PAPR。     

高效AVS音频上下文位平面编码器设计

研究了AVS音频编码标准中上下文位平面编码算法,分析了编码算法的特点。通过对上下文平面编码算法的优化,提出了一种适合ASIC实现的硬件结构,通过合理设计二级流水线,能近似达到每时钟1比特矢量的编码速率,在保证编码速度前提下大幅降低了硬件资源。     

一种快速的DCT域MPEG-2到MPEG-1下采样转码技术

文章提出了一种快速的DCT域MPEG-2到MPEG-1准卷积下呆样算法。在转码过程中。头信忠保持不变，且要求将每四个相邻MPEG-2宏块变为一个下采样MPEG-1宏块：用最大最小距离方法确定下采样宏块的运动向量、用简单多数原则确定下采样宏块类型以及用加全平均方案确定下呆样宏块的量化参数。另外，对下采样视频转码失真来源进行了分析。实验结果表明我们提出的转码方案，在同样条件下与级联像素域转码器（TM5）相比，不仅其计算复杂性减少67．6％、PNSR提高0．1dB，而且具有很小的比特控制错误。     

Q-Coder算术编码器的VHDL实现

现介绍了一种适合于硬件实现的二进制算术编码器Q-Coder，并使用VHDL语言实现了该算法。在Acfive-HDL软件中进行了功能仿真，并在Quartus Ⅱ软件中完成了综合以及后仿真。综合得到的最高时钟频率为36．3MHz。