直流开关电源的研究

本文以Dickson电荷泵的基本原理为出发点，研冤了一种输出是负电压的开关电容电源电路参考功率MOSFET的电容模型通过增大驱动电路的电流减小了开关管的上升延时．提高了开关动作的速度，使转换效率得到明显提高。同时，针对开关电容的充放电特点，采用非交叠(nonoverlap-ping)时钟控制信号避免了由于时钟交叠而造成的两级开关同时导通的现象，提高了电路的稳定性和可测试性采用压控震荡器频率的变化来控制功率开关管的开关时间，有效地控制了由于负载变化而造成的输出电压不稳定等现象。此电路结构简单，性能优良，易于集成，可广泛应用于输出负电压的电源产品中。     

电荷泵式功率因数校正电子镇流器

电荷泵功率因数校正(CPPFC)电子镇流器由于其良好的功率因数校正性能越来越受到人们的关注。以几种带电荷泵功率因数校正器的电子镇流器为例子,介绍了电荷泵功率因数校正技术的发展、分类,并对它们的拓扑结构、设计方法以及特点进行了分析。     

三阶电荷泵锁相环的分析与仿真

在分析锁相环基本原理和线性化模型的基础上,给出了基于锁相环系统环路带宽和相位裕度的环路滤波器参数的计算公式.结合具体的参数计算,给出系统参数,然后用ADS工具对系统进行仿真,结果表明利用给出的方法来设定锁相环的参数,通过反复几次的调节能得到一组很好的系统参数,仿真结果于预期的相吻合,对三阶电荷泵锁相环的系统设计和仿真有一定的指导意义.     

一种新型自平衡CPPLL电路结构及其应用

针对传统电荷泵电路中存在的电荷注入、电荷分享、时钟馈通等现象,对传统鉴频鉴相器和电荷泵进行了改进,提出了一种新型自平衡的CPPLL电路结构,并用于三角波振荡电路的设计.电路设计基于TSMC5V0.6μmBCD工艺,Spectre仿真结果显示,该电路能消弱电流失配、电荷注入、电荷分享等非理想特性,而且能产生稳定对称、频率宽范围(可达数GHz)可调的三角波输出信号,功耗1.4mW.     

电压倍增之像素设计

为了节省面板电路驱动芯片的功率损耗以及制作成本,本研究提出一种新的像素电路设计,而在设计中将会融合电荷泵电路。利用这种电路设计的像素可有效地将像素电极上的驱动电压提高到输入电压的2～3倍以上。此像素电路设计具有两个优势:第一,可以有效降低显示面板的像素功率损耗;第二,不需高电压的面板电路驱动芯片,因此可节省芯片的成本及功率损耗。由模拟结果可知,像素电极上的驱动电压确实可由此像素电路设计而提高到输入电压的2～3倍以上;而像素的功率损耗也可有效地降低,约为传统像素的1/2。     

一种新颖的D类音频功率放大器驱动电路

在D类功率放大器的设计中,为了提高驱动效率,需要一个高电平驱动H桥的高端LDNMOS管.文中设计了一种新颖的适用于D类功放的驱动电路,在芯片内部采用一个电荷泵电路.当芯片正常工作时,H桥低端LDNMOS管的驱动电平通过较大的电荷泵电容稳定在5.5V左右,H桥高端LDNMOS管的驱动电平通过自举电容高达18.8V,从而实现对D类功放H桥高端的驱动,这样既提高了驱动效率,又减少了对外部多个电源的需求.采用此电路的一款3-W的立体声D类功放已在TSMC06BCD工艺线投片,芯片效率高达89.67%,H桥高端和低端的导通电阻为320mΩ,电源抑制比(PSRR)为-62dB,THD低至0.1%,测量结果表明该驱动电路工作良好.     

一种新型的基于无源射频身份识别应答器的电源供给方案

提出了一种基于全集成的无源射频身份识别(RFID)应答器芯片的电源供给方案,并在特许半导体的0.35μm嵌入EEPROM的CMOS工艺线上流片成功.提出的AC/DC和DC/DC电荷泵能够为RFID的应答器芯片提供稳定的工作电压,同时具有极低的功耗和很高的充电效率.还给出了电压倍增器的分析模型、与其他电荷泵的升压原理的比较以及仿真结果和芯片测试结果.     

用于手机与便携式音频播放器的DirectPath放大器 首款基于电荷泵的差动输入耳机放大器

TPA6130A2是DirectPath系列放大器之一，可实现109dB电源纹波抑制比（PSRR）与4mA的静态电流，并提供了差动立体声输入与64级软件音量控制等功能。由于该器件提供放大器与扬声器间的直接路径，无须采用隔直电容器。TPA6130A2还能提供差动输入，因而不会在放大器输入端产生不必要的共模噪声。     

一种新型低电荷共享电荷泵电路

采用GSMC0.18μm工艺设计了性能优良的电荷泵,与传统电荷泵相比,此电荷泵具有低失配(mismatch≤2%)、低功耗(≤0.15mw)、低电荷共享的特点,可广泛应用于电荷泵锁相环(CPPLL)中。     

无晶振快速锁定高精度锁相环设计

提出了一种无晶振锁相环结构,可快速锁定所需频率,并对模拟和数字模块分别进行了验证。模拟模块原理与经典结构相似,数字跟踪分频器模块利用初始时PLL不精确时钟搜索系统中的信号,根据搜索到的基准时钟调整PLL的输出,只需一个主机基准信号就可精确锁定所需的时钟频率。