一款电流模控制电荷泵的设计及其稳定性分析

设计了一款电流模控制电荷泵,它与传统的电压模控制电荷泵相比具有更好的稳定性。该电路基于TSMC 0.6um标准CMOS工艺进行设计, Spectre仿真结果表明,电路在10mA~100mA全负载范围内增益较高,输出极点一直为主极点,且相位裕度大于60°,输出可以稳定在-7V并具有很好的稳定性及负载瞬态响应特性     

基于有源电容倍增器的新型电荷泵DC-DC变换器

电荷泵中浮置电容是影响输出特性的关键因素,针对大容量浮置电容难以集成的问题,提出利用电流传输器构成有源电容倍增器代替浮置电容的方法,可使等效的浮置电容容量提高1~3个数量级.利用PSPICE软件对反压及倍压电荷泵分别在采用有源电容倍增器和理想电容的情况下进行仿真,对比分析的结果说明采用有源电容倍增器的电荷泵电路仅需要很小的电容就能得到与外加大容量浮置电容电荷泵电路相同的输出特性(实例中100pF可等效50nF),从而基于有源电容倍增器的电荷泵将更易于全单片集成.     

一种应用于DVB调谐器中的2-2.4-GHz分数频率综合器设计

摘要—本文设计了一个应用在DVB 调谐器中的分数频率综合器。详细比较了全差分频率综合器和单端调谐频率综合器的传输函数。在此基础上设计了频率综合器的环路参数。除此之外详细描述了全差分电荷泵的实现方式,并提出了改进的开关以提高电荷泵的线性度。设计了同步8/9 预分频器并讨论了设计细节。频率综合器环路带100 kHz,参考杂散小于-63 dBc。在1 MHz 频偏处相位噪声小于-110 dBc/Hz。100 Hz-100 MHz均方根积分噪声在整数分频模式小于0.7度。在分数分频模式小于1度。本文所涉及到的频率综合器在SMIC 0.18-μm CMOS 工艺下流片实现,电源电压为1.8-V,电流消耗为10 mA,面积为1-mm2。     

一种自适应可重构宽带低抖动锁相环时钟

为满足不同速率的串行收发数据采样需求,基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数,自适应匹配电荷泵阵列输出电流,实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计,面积为367.227*569.344μm²。测试结果表明,锁相环调谐范围为1～4 GHz,输出时钟均方根抖动为3.01 ps@1.25 GHz和3.98 ps@4 GHz,峰峰值抖动小于0.1UI。     

将-5V转换为5V的电荷泵

通用的开关电容电荷泵式电压转换器都能将一个正电压源的电压转换为负电压，或使之增加一倍。但是．某些完全由ECL(射极耦合逻辑)电路组成的设备。只能提供一个负电压，如-5.2V。图1说明如何用一只开关电容转换器来获得一个适宜为ECL-TTL电平转换器和其它电路供电的正电源电压。     

一种将鉴频鉴相器和电荷泵分为奇偶周期的设计

设计了应用于锁相环系统的鉴频鉴相器和电荷泵模块,通过将采样周期分为奇偶两组,避免了复位延迟信号过大带来的交叠问题。通过数据选择器将鉴频鉴相器分为奇偶周期,电荷泵的设计采用源极开关电荷泵结构,并加入运算放大器提高电荷泵的匹配特性和输出电压范围。基于TSMC N28 nm CMOS工艺,用Spectre对电路进行仿真。仿真结果表明,电荷泵电路在输出电压为0~0.9 V时充放电电流失配度小于0.4%,在输出电压为0.45 V时充放电电流失配度仅为0.028%;鉴频鉴相器和电荷泵级联仿真的动态特性曲线具有良好的线性度,且鉴频鉴相器输入两信号同相时,电荷泵输出平均电流仅为-4.159 nA,有良好的动态匹配特性。     

一种面向Flash存算阵列的可调电荷泵北大核心

Flash存算阵列在工作模式下需要用到不同内部驱动电压，因此基于当前各类Dickson型电荷泵，设计了一种针对Flash存算阵列的可调电荷泵。采用一种新型输出级的交叉耦合设计，解决了传统电荷泵最后一级阈值电压导致的低泵送效率的问题，并通过辅助MOS管增强了传统电荷泵中体源二极管对反向漏电流的抑制能力。55 nm CMOS工艺下的仿真结果表明，与改进前的电荷泵相比，在电源电压1.8 V和300μA的工作电流下，中间级反向漏电流减少了17.5%,输出级反向漏电流减少了73.1%。无反馈调节时，主电荷泵最高输出电压为9.56 V,电压效率达88.51%。PFM可调制模式下，可重构电荷泵能实现输出电压切换。     

一种用于TDC的低功耗多相时钟生成电路北大核心

在无人机3D地形测绘中，作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量，文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器，通过优化交叉耦合结构，在保证低功耗的前提下，提升了信号边缘的斜率，增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中，通过对环路带宽的考量选取了极低的偏置电流，在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明，在400 MHz的输出频率下，环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度，相位噪声为-88 dBc@1 MHz,功耗为1 mW,均方根抖动为27 ps,满足厘米级测距的精度需求。     

面向电荷泵的占空比可调四相时钟发生电路北大核心

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题，提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块，通过控制延时时间对输出时钟信号的占空比进行调节，避免了时钟相位的交叠。对延时单元进行了改进，在外接偏置电压条件下，实现了延时可控。基于55 nm CMOS工艺的仿真结果表明，在10～50 MHz时钟输入频率范围内，该四相时钟发生电路可以稳定输出四相不交叠时钟信号，并能在1.2 V电压下驱动十级电荷泵高效泵入11.2 V。流片测试结果表明，该四相时钟发生电路能够产生不相交叠的四相时钟波形，时钟输出相位满足电荷泵驱动需求。