基于Nios II软核处理器的SD卡接口设计

随着FPGA的低成本化和整合资源的不断增强,FPGA在整个嵌入式市场中的份额在不断增加。基于FPGA的NiosII软核以其高度的设计灵活性和完全可定制性在现今电子产品设计及工业控制中扮演着重要的角色。此外,以SD卡为代表的大容量存储卡成为消费电子类产品最重要的存储媒体。基于NiosII软核处理器来读写SD卡的接口设计在诸多电子系统中的使用也愈来愈多。文中给出了基于NiosII软核处理器的SD卡接口设计方案,并介绍了NiosII的驱动架构,给出SD存储卡在NiosII软核上的驱动程序设计。     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

流水线设计方法及应用

提出了一种流水线设计方法，介绍了VerilogHDL硬件描述语言的特点和QuartusⅡ设计软件，阐述了用流水线式的设计思想。以硬件描述语言设计的两种8位全加器为例，在QuartusⅡ设计软件的环境下仿真综合。并下载到实际系统中，模拟系统实际运行的最大频率，将两种设计方法进行比较。结果证明了采用流水线式的设计方法来提高系统的工作速度的可行性，而且此方法在高速系统设计中有良好的应用前景。     

Formation of cavities in GaAs and InGaAs

The ion implantation of He is examined as a means to form thermally stable cavities in GaAs. Room-temperature implantation of 2–10 × 10¹⁶ He/cm² at 40 or 50 keV forms bubbles, but subsequent annealing at 250°C or above leads to exfoliation of the implanted surface layer. The exfoliation appears related to the agglomeration of bubbles on dislocations at the back of the layer; evidence suggests these may be misfit dislocations formed to relieve compressive stress in the implanted layer. Implantation of He at 150°C produces similar results, whereas the He diffuses out of GaAs without forming cavities during implantation at 300°C. However, implantations of immobile Ar followed by He at 400°C produce extended defects with bubbles in the implanted layer; the He can be degassed by subsequent annealing at 400°C to produce 1.5–3.5 nm cavities that are stable at this temperature. The same treatment applied to an In_0.10Ga_0.90As/GaAs heterostructure produces larger cavities preferentially located on dislocations at the interface, with only slight reduction in strain of the epitaxial layer. The microstructures of both GaAs and the heterostructure clearly demonstrate an attractive interaction between bubbles or cavities and dislocations.     

用正电子湮没方法研究氦离子等离子体辅助分子束外延InP(InGaAsP)/InP结构

用氦离子等离子体辅助分子束外延方法生长了ＩｎＰ（ＩｎＧａＡｓＰ）／ＩｎＰ结构。结果发现,ＰＡＢＭＥ外延层具有很高的电阻率和很快的光反应特征。用慢正电子湮没方法研究了这一外延层。测量结果说明这些特性与等离子体造成的缺陷及缺陷随温度变化有直接关系。     

高纯3He提取方法研究与比较

报道了采用700 ℃铀床、77 K低温活性炭柱提取高纯3He,之后采用氢同位素稀释法除去3He中微量氚的研究结果.700 ℃流通式铀床和77K低温活性炭柱吸附方法,能快速除去3He中杂质组分,得到纯度大于99.99%的高纯3He;氢同位素稀释法能够将3He中3H摩尔分数降到低于3.5×10-10%.与其他方法比较,氢同位素稀释法工艺过程更加简单,3He收率更高.     

新型嵌入式处理器NiosII在电机伺服控制中的应用

NiosII系列嵌入式处理器是Altera公司的32位RISC结构CPU。文章介绍了NiosII的结构特点及开发流程,利用NiosII软核设计了一个嵌入式直流无刷电机伺服控制系统。该系统充分利用Nios处理器集成度高、灵活性强、运算速度快的特点,实现了单个芯片完成可编程片上系统(SOPC),具有灵活、稳定、高效率等特点,而且系统本身结构极为紧凑。该系统已成功应用于机器人仿人灵巧手系统。     

基于线阵CCD的弹药除锈质量检测

弹药除锈后质量关系到弹药储运和使用安全，传统的除锈质量检测方法使用千分尺和通样圈检查，由于弹药外形不规则，检测速度低、精度低、劳动强度大、可靠性差。近年来，CCD成像在测量技术领域得到广泛运用，本文提出一种利用线阵CCD拼接技术对除锈后弹药进行非接触质量检测方法，介绍线阵CCD拼接检测弹药除锈质量的原理，并对所采用的线CCD拼接、He-Ne激光光源、双路分光系统等关键技术进行了论述。使用线阵CCD技术对弹药除锈质量进行检测，能够满足除锈弹药检测的要求，达到了高效率、高精度的效果。     

Interband Cascade Lasers with Wavelengths Spanning 2.9 μm to 5.2 μm

We report an experimental investigation of four interband cascade lasers with wavelengths spanning the mid-infrared spectral range, i.e., 2.9 μm to 5.2 μm, near room temperature in pulsed mode. One broad-area device had a pulsed threshold current density of only 3.8 A/cm² at 78 K (λ = 3.6 μm) and 590  A/cm² at 300 K (λ = 4.1 μm). The room-temperature threshold for the shortest-wavelength device (λ = 2.6 μm to 2.9 μm) was even lower, 450 A/cm². A␣cavity-length study of the lasers emitting at 3.6 μm to 4.1 μm yielded an internal loss varying from 7.8 cm⁻¹ at 78 K to 24 cm⁻¹ at 300 K, accompanied by a decrease of the internal efficiency from 77% to 45%.     

半导体设备真空与检漏

基于实际应用,介绍了半导体设备真空结构和真空室常用部件,讲述了He质谱检漏仪的使用方法.总结了真空检漏的经验,阐述了微漏难检的现状.分析了磁控溅射台和ICP真空故障,采用静压检漏法和He质谱检漏仪检漏法,给出了零部件微漏导致这些设备抽不上高真空的结论.指出今后的发展方向是真空部件小型化,以及根据设备特点来提高真空部件的可靠性.结果表明,先排除干扰因素,再细心检漏,可大大提高检漏效率,使设备尽快恢复正常.