RC6中不同固定循环移位对差分分析的影响

论文首先讨论了不同的固定循环移位对RC6-I(用恒等函数代替平方函数的变体)的影响,从理论上证明了当固定循环移位的取值为lgw时,RC6-I抗差分分析的效果最好。     

φ7mm高强预应力钢丝管桩技术经济分析

简述管桩用钢材的演变，对用７ｍｍ高强预应力钢丝生产管桩的技术性能及经济效益做了分析介绍。     

阻容型线式温度传感器残余电压的研究

为使灭火系统采集到正确的传感器分压值,准确探测火灾,对阻容型线式温度传感器残余电压进行分析。 从激励信号的幅值、频率、加热温度等影响因素出发,对传感器产生残余电压的原因进行分析。结果表明：残余电 压的高低与被施加激励信号的幅值、传感器加热温度有关;激励信号幅值越大,加热温度越高,残余电压值就越高。     

大学物理实验RC电路时间常数的Multisim仿真测试

基于探索大学物理电学实验仿真技术的目的。采用Multisiml0仿真软件对RC电路时间常数参数进行了仿真实验测试。从RC电路电容充、放电时电容电压uc的表达式出发,分析了Mc与时间常数之间的关系,给出了几种Muhisim仿真测试时间常数的实验方案。仿真实验可直观形象地描述RC电路的工作过程及有关参数测试。将电路的硬件实验方式向多元化方式转移,利于培养知识综合、知识应用、知识迁移的能力,使电路分析更加灵活和直观。     

高层建筑地基及基础设计

简要介绍地基、基础的基本概念,并通过工程实例详细说明工程实际中地基的不确定性对基础型式的影响和基础选型的重要性。     

全桥逆变弧焊主电路中RC缓冲电路的分析与设计

在续流回路中续流二极管的开通与关断均产生负载的巨大变化,会给线路带来一定的di/dt,它与变压器的漏感、吸收回路电感以及杂散在线路中的电感作用,会形成电压浪涌,给IGBT带来电压冲击,这不利于IGBT的可靠工作.如果续流二极管始终处于关断状态,则在IGBT上不产生过电压,这种关断轨迹有利于IGBT可靠工作.建立了全桥主电路中IGBT关断期间的数学模型,求解该模型得到Uce数学解析式,得到变压器的漏感越小,IGBT的Uce电压越小的结论.根据具体的主电路参数,计算出合理开关轨迹下的RC缓冲电路中的电阻值,根据缓冲回路电阻的功率限制和开关轨迹的要求计算缓冲电容值,通试试验证明了IGBT关断期间的数学模型是正确的.     

基坑双排斜桩模型试验研究

伴随着地下空间开发的开发,基坑开挖深度逐步加大,当开挖深度较大时,单排桩满足不了位移要求时,发展出双排直桩、斜直交替桩等新型支护形式,然而支护效果仍不够理想。为进一步优化基坑工程中的双排支护桩,增大其抗侧刚度,将桩设置为斜桩形成基坑双排斜桩。为了验证双排斜桩的支护效果,基于室内模型试验对双排斜桩在开挖与堆载作用下的桩顶位移和桩身弯矩进行监测,并与单排桩、双排直立桩、小排距前排倾斜双排桩和常规排距前排倾斜双排桩进行对比。研究结果表明:(1)双排直立桩、小排距前排倾斜双排桩、常规排距前排倾斜双排桩和双排斜桩的侧向刚度均优于单排桩;(2)当桩顶排距较小时,前后排形成的空间刚架作用不强,小排距前排倾斜双排桩承载力弱于双排直立桩,当桩顶排距与双排直立桩相同时,前排倾斜双排桩的桩顶位移增长速度比双排直立桩缓慢,承载力提高;(3)双排斜桩在开挖和堆载过程中,位移增长最为缓慢,桩身弯矩较小,相比单排桩、双排直立桩和前排倾斜双排桩有一定优势;(4)对5种工况的桩型布置进行排序,双排斜桩＞常规排距前排倾斜双排桩＞双排直立桩＞小排距前排倾斜双排桩＞单排桩。     

一种高精度高稳定性振荡器的设计

提出了一种基于标准双极工艺、能同步外部时钟的低成本RC振荡器.由于采用迟滞技术和高压双极型工艺,振荡周期对温度、电压及工艺偏差均有很好的宽容度,且周期大小易于调整.在输入电压为5～40V、-55℃～125℃温度范围,以及三个电阻工艺偏差的情况下,进行HSPICE仿真.结果表明,在最坏情况下,振荡器周期的最大偏差为9.8%;在不考虑温度的情况下,由电压和电阻工艺偏差引入的振荡周期最大偏差为5.6%.该振荡器满足电源管理芯片要求,适合低成本AC-DC、DC-DC转换器和充电器等电源管理芯片的应用.     

片式高压多层陶瓷电容器击穿问题的研究

根据实验数据分析了引起片式高压多层陶瓷电容器击穿的机理,结果表明:在静电场中节瘤的凸点电场强度,是电极平面节点电场强度的3倍;端头尖端电荷密度远大于周围电荷密度;空洞和分层中的空气在高压下电离,造成的介质变薄,是MLCC被击穿的重要原因。据此提出改进措施。通过提高膜和印叠质量控制电极厚度、排粘时间和升温速率、调整端浆比例等措施,控制相关因素,使高压产品的耐压性能提高1.5倍左右。     

基于0.18μm工艺的I/O端口ESD防护设计

当两个拥有不同电势的物体接触时,电势差会导致电荷流动,从而产生放电,这种现象称为静电放电(Electrostatic Discharge,ESD)。ESD所产生的瞬间高电压和大电流,会烧毁击穿半导体中的器件,最终导致整个半导体芯片永久性失效。随着硅基CMOS工艺技术的不断进步,由ESD引起的失效问题也随着特征尺寸的变小而日益严重。首先分析了几种常见的静电放电模式以及测试模型,随后基于SMIC公司0.18μm BCD工艺,在传统GGNMOS抗辐照ESD结构基础上进行优化,设计一款GGNMOS+RC Power Clamp抗ESD结构。经流片测试后,证明该款电路抗ESD能力强,且性能稳定。