基于UVM的PCI Express总线控制器验证平台

针对高速外设部件互连(Peripheral Component Interconnect Express,PCIe)总线控制器数据格式复杂、链路状态繁多的特点,提出了基于System Verilog语言的通用验证方法学(Universal Verification Methodology,UVM)验证平台。相较于传统定向验证方法,该验证平台中的验证用例使用受约束的随机方式对PCIe模块进行充分验证,能自动进行结果比对,并在回归测试中自动收集覆盖率数据。结果表明,该验证平台可以快速定位设计缺陷,在兼顾较好的可重用性和可配置性的同时,实现覆盖率验证目标,大大提高验证效率。     

基于FPGA的某雷达多功能数字替换板设计

为了提高高技术战争条件下电子装备战场抢修的快捷性、时效性,减少备件携带数量,以某雷达火控计算机中4块数字电路板为背景设计了一种多功能替换版;该替换版以一块FPGA芯片为控制核心,并配以海绵电路区和跳线插座的设计,使得在战场紧急情况下只需更换EPROM存储芯片,并在海绵电路区上焊接相应的集成电路器件以及调整跳线插座来控制信号走向,就可以在短时间内方便快捷地对损坏电路板实施替换;结果证实,该技术可作为一种备用的维修手段,可以在很大程度上提高部队装备战场维修率.     

基于FPGA的四相步进电动机控制器的设计

介绍了一种基于FPGA的四相步进电动机控制器的设计方案,给出了其控制原理、相关模块的设计及应用实例。该控制器采用全数字化控制,使用Verilog HDL语言编程,能够实现四相步进电动机的复位、脱机、转速和正反转控制。仿真及应用结果表明,该控制器控制灵活、调速范围大、精度高、运行稳定可靠。     

QoS保障机制中的FPGA堆排序实现

针对服务质量（QoS）的实现机制和严格动态优先级排序要求,在交换系统设计中引入一种易于FPGA实现的堆排序算法。采用模块化和状态机相结合的设计方法,给出模块的设计过程,利用XilinxISE8.2i＋ModerSim6.2软件对设计程序进行仿真,将程序下载到实验开发板上对系统进行验证,结果表明该设计的资源利用率高、运行速率快,适用于QoS机制的硬件实现。     

基于USB3500的UTMI设计

本文以SMSC公司的USB3500为外部收发器PHY,给出了UTMI的实体结构框图,描述了UTMI的主要信号,提出了模块设计思路并用硬件描述语言Verilog HDL实现了模块的编码及功能仿真.     

基于FPGA的AM发射机设计

本课题研究的是一个基于FPGA设计的AM发射机的制作过程,通过用Verilog语言来设计一个简单的AM发射机。根据实际情况,本系统主要是从系统的最底层的模块的描述,通过对AM发射机的制作,熟悉FPGA硬件编程。本文介绍了此软件系统的具体设计思路和设计原理,并对设计过程中所遇到的各种问题,进行了分析并对相应问题提供了具体的解决方案。     

基于FPGA的AM发射机设计

本课题研究的是一个基于FPGA设计的AM发射机的制作过程,通过用Verilog语言来设计一个简单的AM发射机。根据实际情况,本系统主要是从系统的最底层的模块的描述,通过对AM发射机的制作,熟悉FPGA硬件编程。本文介绍了此软件系统的具体设计思路和设计原理,并对设计过程中所遇到的各种问题,进行了分析并对相应问题提供了具体的解决方案。     

基于神经网络电机速度控制器的SOPC系统

针对机器人伺服控制系统高速度、高精度的要求,介绍一种全数字化的基于神经网络控制的直流电机速度伺服控制系统的设计方案。速度控制器采用BP网络参数辨识自适应控制,并将其在FPGA进行硬件实现;同时用NiosⅡ软核处理器作为上位机,构成一个完整的速度伺服控制器的片上可编程系统（SOPC）。实验结果表明,该控制系统具有较高的控制精度、较好的稳定性和灵活性。     

基于FPGA的测试控制板卡的设计与实现

设计了一种以FPGA作为中心控制器件,配以多路模拟信号采集与输出通道和多路数字信号输入输出通道,具有RS-232和RS-422串口通信功能的测试控制板卡。在Quartus II7.2编程平台下,编辑了数据采集、处理和控制以及通信的硬件描述语言程序。经应用测试,满足二维平台系统的技术要求,具有良好的稳定性和可升级性。     

基于FPGA的串行定时器设计

为实现因控制芯片内部定时器数量有限而难以满足不断提高的控制需求,在外扩定时器方面,介绍了一种基于FPGA的串行控制的定时器设计,并通过使用FPGA内部的RAM结合顺序控制方式,可以在极短的周期内快速访问每一个定时单元,完成相应的定时工作;当定时完成后,通过中断方式通知外部芯片定时结束,并自动载入上次定时初始值,实现了外部控制芯片可以在任何时刻访问各个定时单元,获取定时状态与定时中间值.实验结果表明系统运行正常,满足要求.