全文获取类型
收费全文 | 808篇 |
免费 | 75篇 |
国内免费 | 28篇 |
专业分类
电工技术 | 39篇 |
综合类 | 48篇 |
化学工业 | 60篇 |
金属工艺 | 1篇 |
机械仪表 | 25篇 |
建筑科学 | 3篇 |
矿业工程 | 2篇 |
能源动力 | 2篇 |
轻工业 | 32篇 |
石油天然气 | 2篇 |
武器工业 | 11篇 |
无线电 | 388篇 |
一般工业技术 | 8篇 |
原子能技术 | 1篇 |
自动化技术 | 289篇 |
出版年
2024年 | 2篇 |
2023年 | 1篇 |
2022年 | 13篇 |
2021年 | 17篇 |
2020年 | 16篇 |
2019年 | 6篇 |
2018年 | 3篇 |
2017年 | 13篇 |
2016年 | 18篇 |
2015年 | 34篇 |
2014年 | 43篇 |
2013年 | 38篇 |
2012年 | 64篇 |
2011年 | 78篇 |
2010年 | 74篇 |
2009年 | 64篇 |
2008年 | 63篇 |
2007年 | 79篇 |
2006年 | 75篇 |
2005年 | 80篇 |
2004年 | 29篇 |
2003年 | 31篇 |
2002年 | 32篇 |
2001年 | 20篇 |
2000年 | 5篇 |
1999年 | 6篇 |
1998年 | 2篇 |
1995年 | 3篇 |
1994年 | 1篇 |
1984年 | 1篇 |
排序方式: 共有911条查询结果,搜索用时 15 毫秒
91.
92.
基于AHB总线的DMA控制器的实现与应用 总被引:1,自引:0,他引:1
通过对AMBA2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言(Verilog HDL)实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件(FPGA)完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。 相似文献
93.
针对某型导弹测试设备电路板检测仪激励信号源具体要求,采用了基于直接数字频率合成技术(DDS)的信号发生器设计方法,介绍了DDS的工作原理,详细阐述了基于FPGA设计DDS信号发生器的主要环节和实现的方法。采用了硬件描述语言Verilog HDL,完成了信号发生器的电路设计和功能仿真,并通过DE2—70开发板结合嵌入式逻辑分析仪Signal—Tap Ⅱ进行了分析验证。实验结果表明,该信号发生器能较好地产生所需激励信号,具有较高的实用价值。 相似文献
94.
95.
基于FPGA的SDRAM的控制器实现与性能分析 总被引:1,自引:0,他引:1
高速数据采集在通信、雷达、引信编程监测和视频图像处理等系统中具有广泛的应用,系统中大量使用SDRAM实现数据缓存。SDRAM以其体积小、容量大、读写速度快、成本低等特点被广泛应用于工业电子设备中。本文在介绍SDRAM工作原理的基础上,提出了一种基于FPGA控制SDRAM控制器的方法,这种控制器以FPGA为基础,将较难控制的SDRAM转化为用硬件描述语言编写其控制器,从而将复杂问题简单化,进而利用Verilog语言在Quartus9.1的开发环境中进行了设计输入与仿真验证,证明系统的正确性并分析SDRAM如何达到最优性能。 相似文献
96.
介绍了一种基于现场可编程门阵列(FPGA)的Turbo码译码器的完整的设计方案和设计结果,采用Max-Log-MAP译码算法,用Verilog语言编程,提出了正序运算和逆序运算同时进行,以及采用数组型存储器存储中间运算结果的方案,使译码速度得到提高。文中给出了Turbo码译码原理、Max-Log-MAP算法分析、基于FPGA的设计方案及实现框图、算法时序图及速度分析、仿真波形图及性能分析,结果表明,该方案正确可行,译码/纠错正确无误,且译码速度快。 相似文献
97.
Consumption of polyunsaturated fat improves the saturated fatty acid‐mediated impairment of HDL antioxidant potential 下载免费PDF全文
98.
《Planning》2013,(9)
本文介绍了一种在现场可编程门阵列(FPGA)上实现UART的方法,首先阐述了UART异步串行通信原理,然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,以及用硬件描述语言Verilog进行开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解,使之适应自顶向下(Top-Down)的设计方法。 相似文献
99.
验证平台建模的困难在于如何减少设计与验证之间的时序竞争风险,实现验证平台的复用和验证过程中的自动监测.SystemVerilog突破了验证平台建模的传统局限,能够极大地提高芯片测试的效率,并降低设计风险.介绍了System Verilog在进行同步FIFO验证平台建模时所采用的面向对象思想、多线程、接口、邮箱、时钟块等新技术以及建立验证平台的一般原则和技巧,实现了分层设计和验证过程中的自动监测. 相似文献
100.
比较了SRAM和SDRAM的不同。SRAM使用方便,而SDRAM在价格和容量上占有优势。随后提出了一种用SDRAM替代SRAM的方法。这种方法简化了SDRAM的使用,使之更容易操作。 相似文献