用于虚拟仪器的USB2·0接口高速数据采集卡的设计

提出了一种用于虚拟仪器的USB2.0接口高速数据采集卡的设计。针对USB2.0高速模式实现难的问题,分析了高速数据路径上的所有瓶颈及其解决方法,提出了系统的同步设计方法。选择ADS5232作为高速A/D芯片,CY7C68013作为USB2.0接口芯片,充分利用了该芯片提供的高速模式、自动工作模式和Slave FIFO端口模式,使用FPGA作为所有模块的控制器,CPU不参与数据处理,只用于寄存器初始化,从而实现高速采样和高速传输。软件部份分析了固件程序,驱动程序和主机应用程序的功能特性以及采集卡和Labview开发工具的接口问题。硬件测试的USB2.0接口的净荷平均速率达到149.6 Mbps,表明高速模式的采集卡是可以实现的。     

大容量高速数据存储与地址管理方法

针对单片闪速存储器FLASH容量小、存储速度慢的缺点,提出一种利用FLASH实现大容量高速阵列存储系统的设计方案;根据FLASH存储器芯片结构特性,采用位扩展、并行总线及多通道流水线存储技术提高了存储容量与存储速度,并且实现了对存储阵列的无效块识别与有效块表的建立,在存储过程中各个模块对其有效块地址进行独立管理,保证存储系统的稳定性和高效性;通过试验验证按此方法实现的存储系统存储速度可达到64MB/s,存储容量能达到32GB,用相对小容量、低速的FLASH存储器构建了大容量高速阵列存储系统。     

多核高速并行数字信号处理板设计及应用

随着DSP芯片生产制造技术的日益发展,基于多核的高性能DSP在通信与信息系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域获得越来越多的应用。文章将介绍基于4片ADSP-TS201的高速并行数字信号处理板的软硬件设计及在某雷达相参处理设备中的应用。     

基于TMS320C6722的高速铁路轨道信号发送与接收模拟系统

介绍一套高速铁路轨道信号模拟系统,讨论了系统的硬件和软件设计方法。系统以TMS320C6722浮点DSP为数据处理核心,ARM协处理器为控制核心,能够模拟自主开发的、适合中国高速铁路的改进型数字编码和正交化FSK轨道信号的发送和解调过程。     

AD9707高速DAC的内部寄存器配置

由于高速DAC内部集成度的不断加大,DAC外围电路趋于简单化,用户可以根据自己的需求配置DAC内部寄存器来选择DAC的工作模式。本文在介绍AD9707的工作原理和典型电路的基础上,着重阐述了通过ARM和FPGA两种方式分别配置AD9707内部寄存器的方法,同时给出了两种配置方法基本操作的具体步骤和相应代码。     

高速网络Fast TCP拥塞控制算法的改进

随着网络技术的飞速发展和接入性能的不断提高,如今全世界的互联主干网络呈现出一种高速网络的特性。在这种网络特性下,传统网络中的TCP拥塞控制协议已经开始显现出不适应性,发现了FAST TCP协议中＂持续拥塞＂的形成机制,建立了数学模型来准确的描述＂持续拥塞＂所导致数据流之间带宽分配不公平的问题,进一步利用优先服务队列的方法解决了FAST TCP在网络中的持续拥塞现象。     

城际高速铁路舒适性综合评价模型

针对城际高速铁路列车运行环境的复杂性,提出城际高速铁路舒适性综合评价模型。采用基于粗糙集和模糊分析相融合的方法,对高速列车舒适性指标进行约简和提取,建立评价指标体系及评价矩阵,并对京津城际高速铁路段舒适性进行综合评价。结果表明,该模型在城际高速铁路舒适性综合评价方面具有实用性和优越性。     

基于DMD的驱动控制系统设计与实现

以DMD(数字微镜设备)为核心的DLP(数字光处理)投影技术有着巨大的应用潜力.因此,主要从DMD的时序驱动控制、数据产生与复位驱动控制3方面介绍了一种基于DMD的驱动控制系统的设计与实现方案,说明了主功能芯片DDC4100驱动芯片和DAD2000复位芯片的使用及功能,并在实际系统测试中成功地实现了对二值图像的显示.     

基于LabWindows/CVI和RTX的高速凸轮测试系统设计

为了研究凸轮机构在高速运转时出现的动力学问题,以LabWindows/CVI虚拟仪器开发工具和RTX实时系统为平台,设计了一个高速凸轮测试系统.该系统以工控机和数据采集卡为主要硬件,使用RTX实时系统采集数据,采样周期达到0.1 ms,利用LabWindows/CVI开发的虚拟仪器对数据进行分析处理、显示及存储.通过对...     

高速ADC频域特性测试系统的设计

针对传统专用高速模数转换器频域特性测试系统构建难度大、成本高的问题,利用基于加窗和插值FFr算法的测试方法,提出一种低成本高速ADC频域特性测试系统,给出ADC采样时钟驱动电路、ADC输入信号驱动电路、FIFO缓存电路及USB接口电路的关键设计技术。