高精度低噪声MEMS陀螺仪电容读出电路

在研究电容式微机械陀螺信号通路工作原理的基础上,分析了影响电容式读出电路精度的各种非理想因素并进行了量化计算,设计了一款低噪声电容读出电路。该芯片采用高频调制原理实现了低频噪声的转移,同时提出了一款具有高电源抑制比的低噪声运算放大器,采用连续时间的电容读出方法研制了微机械陀螺ASIC电路。该芯片采用0.5μm CMOS工艺,芯片面积为3.5mm×3.4 mm,测试结果表明,该单片ASIC的输出级噪底为-117 dB,当陀螺仪量程为±300°/s时,分辨率可以达到0.00035°/s。     

3GHz～5GHz CMOS超宽带低噪声放大器设计

提出了一个低噪声、高线性的超宽带低噪声放大器(UWB LNA).电路由窄带PCSNIM LNA拓扑结构和并联低Q负载结构组成,采用TSMC 0.18 μm RFCMOS工艺,并在其输入输出端引入了高阶带通滤波器.仿真结果表明,在1.8V直流电压下LNA的功耗约为10.6 mW.在3 GHz～5 GHz 的超宽带频段内,...     

基于低噪声运放的传感器前置放大器设计

随着低噪声运放技术的发展，基于低噪声运放的传感器前置放大器将得到越来越广泛的应用。与分立元件的传感器前置放大器设计相比，基于低噪声运放的传感器前置放大器设计面临一些新的挑战。探讨了基于低噪声运放的传感器前置放大器设计中的若干技术问题，包括低噪声运放的选择、同相放大与反相放大的选择、负反馈对噪声性能的影响、噪声匹配、外围电阻选择及合理布局布线。     

Design and analysis of a UWB low-noise amplifier in the 0.18μm CMOS process

An ultra-wideband （3.1-10.6 GHz） low-noise amplifier using the 0.18μm CMOS process is presented. It employs a wideband filter for impedance matching. The current-reused technique is adopted to lower the power consumption. The noise contributions of the second-order and third-order Chebyshev fliers for input matching are analyzed and compared in detail. The measured power gain is 12.4-14.5 dB within the bandwidth. NF ranged from 4.2 to 5.4 dB in 3.1-10.6 GHz. Good input matching is achieved over the entire bandwidth. The test chip consumes 9 mW （without output buffer for measurement） with a 1.8 V power supply and occupies 0.88 mm^2.     

900MHz 低噪声功率放大器的仿真设计

低噪声放大器的特点是噪声系数小而输出功率较小,功率放大器的特点是输出功率较大而噪声系数较大。为了实现噪声系数小而输出功率较大的放大器,本文结合低噪放和功率放大器的设计方法,设计了一种用于谐波雷达发射机的低噪声功率放大器,该放大器由两级放大器组成,前级主要实现低噪声功能,后级主要实现功率增益。通过优化仿真设计,该放大器达到了比较理想的结果,具有良好的线性度和二次谐波抑制能力。     

一种新型低噪声掺Er光纤放大器的研究

提出了一种新型的低噪声掺Er光纤放大器(EDFA)。将光波长交错器的输入端口与普通EDFA的输出端相连接,用于降低噪声,信号光由光波长交错器的偶信道端口输出。利用光波长交错器的梳状反射特性,抑制EDFA的放大自发辐射(ASE),改善EDFA的噪声特性,使其具有低噪声的特点。采用4m长的掺Er光纤(EDF)作为增益介质,小信号功率为-26dBm时,在1530～1560nm带宽范围内,测得低噪声EDFA的噪声系数低于3.83dB,仅比噪声系数的量子极限3dB大0.83dB。     

A CMOS variable gain low-noise amplifier with ESD protection for 5 GHz applications

This paper presents a variable gain low-noise amplifier (VG-LNA) for 5 GHz applications.The effect of the input parasitic capacitance on the inductively degenerated common source LNA's input impedance is analyzed in detail.A new ESD and LNA co-design method was proposed to achieve good performance.In addition,by using a simple feedback loop at the second stage of the LNA,continuous gain control is realized.The measurement results of the proposed VG-LNA exhibit 25 dB (-3.3 dB to 21.7 dB) variable gain range,2.8 dB noise figure at the maximum gain and 1 dBm IIP3 at the minimum gain,while the DC power consumption is 9.9 mW under a 1.8 V supply voltage.     

A Wide-Band Low Noise Amplifier for Terrestrial and Cable Receptions

提出并设计了一种用于数字电视接收调谐芯片的宽带低噪声放大器.该设计采用0.35μm SiGe BiCMOS工艺,器件的主要性能为:增益等于18.8dB,增益平坦度小于1.4dB,噪声系数小于5dB,1dB压缩点为-2dBm,输入三阶交调为8dBm.在5V供电的情况下,直流功耗为120mW.     

低功耗低噪声CMOS放大器设计与优化

分析了两种传统的基于共源共栅结构的低噪声放大器LNA技术:实现噪声优化和输入匹配SNIM技术并在功耗约束下同时实现噪声优化和输入匹配PCSNIM技术。针对其固有不足,提出了一种新的低功耗、低噪声放大器设计方法。     

低噪声CMOS电荷敏放大器设计与研制

提出了一种新的低噪声低功耗电荷敏感放大器设计方案。用EDA软件Cadence进行模拟,得到了满意的仿真结果:直流开环增益为82.9 dB,f-3dB为28 kHz,相位裕度为46.9°,低频下输出噪声频谱密度为1.5μV/Hz2。采用标准的3 mm P阱CMOS工艺进行了流片,测试结果与模拟情况相近。