放射投影直方图的构建及结构化公路AOI提取算法研究

为了缩小车辆识别AOI,降低对本车状态的要求和行驶方向上车辆识别的难度,提升车辆识别算法的鲁棒性,提出一种基于放射投影直方图的结构化公路车道线提取方法,建立了投影点选择评价模型及车道线区域角度划分模型。实验结果表明,本方法适用于直车道线和具有一定曲率的弯道线检测,对车辆的行驶方向要求较弱,不仅可抗车辆遮挡、较强日光照射下形成的阴影干扰,而且还可以抗车道线严重污损、长距离断线、减速带形成的强干扰。对强、暗光线有一定的适应能力,具有较强的抗干扰能力。     

弯折线偶极子射频识别标签天线设计方法研究

由于弯折线偶极子天线具有体积小,辐射效率相对较高等优点,常常被用来设计射频识别标签天线.提出了一种通过弯折线偶极子天线尺寸计算其电感值,从而间接求解谐振频率的方法,分析了设计一般弯折线偶极子天线尤其是应用于射频识别标签的弯折线偶极子天线的局限性,辐射效率低.针对上述问题,提出了改进方法.并利用仿真软件和实验对此改进方法进行验证.仿真及实验结果表明,改进后的计算方法能够跟据已知的谐振频率设计出相应的弯折线偶极子标签天线外形,从而简化了设计步骤,缩短了设计周期,提高天线的效率和准确性.     

基于平面矢量场的可视化方法的研究

平面矢量场可视化是科学计算可视化的重要研究内容。矢量场以直观的图形图像显示场的运动,透过抽象数据有效洞察其内涵本质和变化规律,广泛应用于计算流体力学、航空动力学、大气物理和气象分析等领域。对平面矢量场进行可视化的方法有很多种,常见的有点图标法、流线法、线积分卷积法和拓扑分析法等。论文主要研究常见的可视化方法,分析它们的性能,并通过实际的例子,对具体的可视化结果图像进行比较。通过该研究,能够给人们在选择可视化方法时提供依据。     

采用曲面设计的LED前照灯建模及配光分析

LED作为汽车前照灯的光源在节能和效率上具有优势,本文研究了使用半导体LED光源前照灯的反射镜曲面的设计方法,并进行了配光验证分析。根据前照灯近光配光标准、LED光源特点和反射镜曲面设计,作者建立了新颖的LED前照灯的设计模型,包括LED光源模拟、反射器曲面设计、透镜设计单元和配光分析。作者提出不规则三维曲面作为反射镜的方法,并实现了LED前照灯的照明计算仿真。文章最后分析了实验结果,并指出LED前照灯的前景和未来大功率LED汽车前照灯发展的关键技术。     

基于FPGA的TFT LCD快检信号源的设计

目前TFT模块的生产过程中常伴有模块的线缺陷和点缺陷,依据TFF模块的驱动和测试原理,设计了一种由FPGA和模拟开关组成的集成测试信号源,该信号源可提供源极信号、栅极信号、栅极控制信号和公共地信号四路测试信号,此四路信号无论是在频率、占空比、延时,还是幅值上都满足对一般中小尺寸TFT液晶模块的线缺陷和点缺陷的测试要求,可以灵活方便地移植到其他模块测试中,具有通用性.     

弧齿锥齿轮数控加工和齿面接触点求解算法研究

在保证弧齿锥齿轮加工过程中刀盘相对于工件的运动关系不变的基础上,通过矩阵变换实现铣齿加工的数控展成.由于在数控加工每个插补周期中难以实现这种涉及大量运算的运动转换,因此将数控坐标轴的展成运动表示为以工件齿轮转角为参数的五次参数样条函数,保证了插补的实时性和精确性.文中将传统用于确定接触点位置时求解非线性方程组的问题,转化为带有3个设计变量的约束优化问题,简化了法线重合的条件,建立配对齿轮位置矢量相等的目标函数.最后给出实例对算法进行了说明和验证.     

基于DSP的数字化机载通话系统

依据机载设备数字化要求,设计一种基于RS485总线的DSP嵌入式机载通话系统,采用数据总线分时复用方法,提高系统的可靠性和实时性,该系统完成了机载通话系统由模拟向数字制式的过渡。分析系统的硬件与软件设计方案,实现机内人员、地勤人员以及与地面塔台之间的多方实时通信,完成对各种控制、警告信号的监听和空中通话记录功能。     

超世纪战警：突袭黑暗雅典娜

《超世纪战警：逃离屠场》是基于一部电影《星际传奇》来制作的,依照平时的经验,大多数依据电影制作的游戏都很烂。但是这款游戏的优异表现却让人非常惊讶。     

用Authorware交互性实现客观题自检测

传统的学生自检测手段主要依靠纸张,几乎没有可重用性,这样不仅要浪费老师时间,而且学生对自己的错误也不能及时的了解和改正。现在许多非专业人士经常用Authorware中的测验知识对象来制作测试系统,但是其制作出来的系统不太灵活、功能有限,创作出来的界面太呆板。因为AuthorWare是最大特点是创造了基于图标的创作方式,制作者只需对图标(其实最常用的是12种,视频图标不常用)进行拖放及设置,就可以完成普通课件的开发。因而Authorware交互性制作的自检测课件不仅方法灵活实用,而且更具人性化。     

A single layer zero skew clock routing in X architecture

With its advantages in wirelength reduction and routing flexibility compared with conventional Manhattan routing, X architecture has been proposed and applied to modern IC design. As a critical part in high-performance integrated circuits, clock network design meets great challenges due to feature size decrease and clock frequency increase. In order to eliminate the delay and attenuation of clock signal introduced by the vias, and to make it more tolerant to process variations, in this paper, we propose an algorithm of a single layer zero skew clock routing in X architecture (called Planar-CRX). Our Planar-CRX method integrates the extended deferred-merge embedding algorithm (DME-X, which extends the DME algorithm to X architecture) with modified Ohtsuki’s line-search algorithm to minimize the total wirelength and the bends. Compared with planar clock routing in the Manhattan plane, our method achieves a reduction of 6.81% in total wirelength on average and gets the resultant clock tree with fewer bends. Experimental results also indicate that our solution can be comparable with previous non-planar zero skew clock routing algorithm. Supported in part by the National Natural Science Foundation of China (Grant No. 60876026), and the Specialized Research Fund for the Doctoral Program of Higher Education (Crant No. 200800030026)