基于数字化的可视化风电项目智慧管理解决方案

风电项目管理粗放,建设工程中存在管理混乱、标准化欠缺、管理不闭环、交叉管理以及信息闭塞等现象,随着风电投资趋于理性,新建风电项目迫切需要提高管理水平,因此需要依赖数字化技术。鉴于此,基于BIM+GIS技术,构建可视化风电项目建设管理平台,将设计、质量、安全、合同、进度、资金、设备采购等管理工作信息化、可视化、标准化,既减轻了工作量,又提高了管理水平,实现了风电项目的精细化、高效化、智能化管理。     

有压输沙管道脉动压强特性试验研究

壁面脉动压强是工程上重要的研究对象,脉动强度直接影响泄洪排沙洞、输水隧洞(管道)等建筑物的稳定性和运行安全。为研究不同含沙浓度对壁面脉动压强特性的影响,以黄河细沙(d50=107μm)为研究对象,在直径80 mm的水平管道中进行模型试验,测量出每种工况下的流量、含沙浓度和脉动压强。采用统计方法对测量数据进行多方面分析,并结合快速傅里叶变换(FFT)方法研究了脉动压强的功率谱密度。试验结果表明,时均压强的沿程幅值和瞬时峰值压强均随含沙浓度增加而增大,相对脉动强度随着含沙浓度增大总趋势是减小的;脉动压强概率密度为脉动压强均值接近于零的正太分布,随着含沙浓度增加分布形态从瘦高型发展成矮胖型,压强振幅变大;脉动压强功率谱密度中低频分量随着含沙浓度变大有明显的增加。     

漂浮式光伏电站漂浮方阵多点系泊特性研究

位置的稳定性对光伏电站的发电效率和生产安全有着重要影响。漂浮式光伏电站漂浮方阵在风、浪、流的作用下易发生移动和旋转,而采用多点系泊系统可有效限制漂浮式光伏电站的过大偏移。以尺寸为170 m×170 m的漂浮方阵为对象,采用静力分析的方法对该方阵在多点系泊系统中的锚泊线张力及方阵偏移量进行了系列研究,得出了张力及偏移量与水平跨距、系泊密度间的规律。相关成果可为漂浮方阵多点系泊系统的设计提供参考。     

大型抽水蓄能电站地下厂房围岩变形时效特征和反馈分析

丰宁抽水蓄能电站地下厂房洞室群的施工期围岩变形具有量值大、时效特征明显、不同深度围岩均可能发生变形的特点。为研究该地下厂房围岩变形时效特征,基于工程地质条件和监测数据,开展围岩变形机制研究。分析结果表明:地下厂房围岩变形的分布特征和时效特性,既与围岩在开挖卸荷后所出现的岩体质量下降、围岩强度减小、岩体蚀变现象有关,也与围岩内存在节理裂隙或断层等不连续地质结构在开挖卸荷作用下易发生张开或错动有关。采用由伯格斯流变模型与带拉伸截止限的摩尔-库伦塑性屈服准则组合而成的复合黏弹塑性模型,进行围岩流变力学参数反演,获得了与监测值吻合较好的围岩变形和变形时程曲线计算结果。根据洞室群围岩开挖支护稳定性分析结果,可知截至主厂房第V层开挖支护完毕,洞周围岩局部变形和塑性区深度均较大,且塑性区贯穿主厂房和主变室洞间岩柱,围岩稳定性总体较差。因此,主厂房在第V层开挖完毕后暂停继续下挖,专门进行洞室群的系统性加强支护是必要的。     

一种高压摆率低电压CMOS AB类放大器的设计

为了增加单位增益频率与压摆率,并能够工作在低电源电压下,同时降低偏置电流,提出了一种改进的基于0.18μm CMOS工艺的AB类放大器,其采用多级放大器结构,第一级为具有电流镜负载的NMOS差分对,第二反相级由共源放大器实现,第三极为AB类放大器,其能够在±500 m V电源下工作.电路仿真结果显示该放大器相位裕度为87°;总补偿电容为5 p F,与传统放大器相比减少了50%;单位增益频率为21.17 MHz,比传统放大器增大约10倍;压摆率为7.5和8.57 V/μs,与传统电路相比,分别增加了2.8倍和2.6倍.此外,与其他文献相比,该放大器具有较大的单位增益带宽和压摆率以及较小的功耗.     

基于电压前馈补偿算法的小电容电源控制策略

针对小电容电源的控制问题,提出了一种基于电压前馈补偿算法的小电容电源新型控制策略.通过对两级电能变换电路的简化分析后得到了电源系统的动态数学模型,进而分析了直流母线电容和网侧电感引起的共振.基于锁频环算法提取了直流电压脉动的交流分量,从而基于系统简化模型设计了电压前馈补偿控制器,故最大限度地减少了直流母线电压纹波对负载电流的影响.基于5 k W直流电源试验平台开展了对比试验,试验结果验证了新型控制策略的性能.     

光纤通信中自相位调制与四波混频影响因素仿真

为了解决在高速率传输过程中,光纤介质的非线性效应及其在波分复用(WDM)系统中光信号造成的严重衰减问题,围绕自相位调制和四波混频两种非线性效应进行分析,采用Opti System模拟软件分析了造成SPM和FWM效应的主要变量因素.结果表明,输入功率、信道间隔以及色散是造成自相位调制和四波混频性能变化的主要原因,通过调整这些参数可以提高光纤传输性能,为进一步优化奠定了基础.     

Design of the low power wake-up receiver for internet of things communication

A wake-up receiver with high energy efficiency and low power consumption is proposed for solving the power consuming problems of wireless nodes communication in the Internet of Things. The proposed wake-up receiver based on the wake-up mechanism can effectively schedule the network nodes communication, and use the simple envelope detection structure to achieve frequency down-conversion, which can flexibly manage energy and reduce power consumption. Based on UMC 65nm CMOS process technology, the wake-up receiver is designed and simulated. The results show that it can achieve S₁₁ of -21dBm and a sensitivity of -75dBm at a data rate of 1Mb/s, when operating at the central frequency of 780MHz and input signal adopting an on-off keying (OOK) modulation, and the power consumption is 82μW at 1.2V voltage supply.     

2-D Doppler shift-frequency intermittent sampling jamming against SAR

To generate the false targets in the desired area accurately, a novel two dimensional(2-D) intermittent sampling jamming algorithm against synthetic aperture radar(SAR) is presented. The intercepted radar signals are processed via 2-D intermittent sampling and Doppler shift-frequency and retransmitted to radar. Hence, the false target-lattice emerges in the specified area. The generation mechanism, position and distribution characteristics of false target-lattice are discussed. Meanwhile, the reason for the asymmetric amplitude of the target false-lattice and the modulation factor of energy compensation are presented. The correctness of theoretical analysis and validity of the proposed algorithm are verified through simulation experiments. Compared with conventional methods, the critical requirement of the jammer position can be reduced by the proposed method.     

Method Based on Time Randomization to Resist Fault Sensitivity Analysis

A fault sensitivity analysis (FSA)-resistance model based on time randomization is proposed. The randomization unit is composed of two parts, namely the configurable register array (R-A) and the decoder (chiefly random number generator, RNG). In this way, registers chosen can be either valid or invalid depending on the configuration information generated by the decoder. Thus, the fault sensitivity information can be confusing. Meanwhile, based on this model, a defensive scheme is designed to resist both fault sensitivity analysis (FSA) and differential power analysis (DPA). This scheme is verified with our experiments.