几起电脑故障及其排除方法

本文就日常工作中遇到的几起电脑故障进行分析,并提出相应的解决方法供电脑爱好者和遇到类似故障的用产参考。     

A glance of technology efforts for design-for-manufacturing in nano-scale CMOS processes

This paper overviews design for manufacturing （DFM） for IC design in nano-CMOS technologies. Process/device issues relevant to the manufacturability of ICs in advanced CMOS technologies will be presented first before an exploration on process/device modeling for DFM is done. The discussion also covers a brief introduction of DFM-aware of design flow and EDA efforts to better handle the design-manufacturing interface in very large scale IC design environment.     

一种新的CMOS电路最大功耗估计方法

过大的峰值功耗会使芯片承受过大的瞬间电流冲击,降低芯片的可靠性及性能,因此有效地对电路最大功耗作出精确的估计非常重要,为了在尽可能短的时间内对VLSI电路的最大功耗下限作出较为可信的估计,给出了一种新的CMOS电路最大功耗估计方法,ISCAS85电路集的实验结果表明这种估计方法不仅对于无时间延迟功耗计算模型,而且对于有时间延迟功耗计算模型,都具有最大功耗估计值较准确和耗时短的优点。     

IDDQ测试方法的研究与实现

ＩＤＤＱ测试是当前倍受国内外业界人士关主的一种新的ＣＭＯＳ集成电路测试方法的技术。这种测试是在多种输入逻辑条件下测试ＣＭＯＳ电路的静态电源电流参数值,它可以有效地检测出早斯失效器件。ＩＤＤＱ测试的关键技术是测试向量自动生成及高效的测试实现技术。     

CMOS轨到轨电压跟随器的设计及优化

电压跟随器的电压放大倍数总是小于且趋近于1,它具有低输出阻抗、高输入阻抗的特点.也就是说在理想的情况下,从前级电路看去电压跟随器相当于断路,从后级电路看去电压跟随器又相当于一个恒压源.在具体电路中,电压跟随器一般做缓冲级和隔离级,并起着前后级阻抗匹配的作用.文中提出一种AB类高性能CMOS轨到轨电压跟随器,电路是以AB类对称式电压跟随器为基础设计的.     

针对不同类型热敏MEMS器件的高性能前置放大器设计

针对不同应用的热敏MEMS器件的界面电路设计高性能放大器,提出建立与CMOS工艺兼容的热敏MEMS器件前置放大器的IP库的概念。通过提取相关热敏器件的典型参数,设计低功耗、低噪声且分别符合精度和速度等特殊要求的前置放大器,对3种不同结构的放大器进行分析研究,并利用Cadence软件,基于CSMC 0.5μm标准CMOS工艺库进行设计仿真。仿真结果表明:3种不同结构的放大器可以用于相应性能要求的热敏MEMS器件中。     

Power·delay product in COSMOS logic circuits

In this simulation work, we use COSMOS logic devices—a novel single gate CMOS architecture recently announced [1]—in multi-input logic gates, assessing its performance in terms of power·delay product. We consider three different multi-input logic circuits: a two-input NOR gate, a three-input NOR gate, and a three-input composite NOR/NAND (NORAND) gate. For this power·delay analysis, the transient TCAD simulations are employed in a mixed-mode approach where circuit and device simulations are coupled together, culminating in the delay response of the circuits as well as the static/dynamic current components. The analysis shows that all circuits, except the 3-input NOR gate, has acceptable characteristics at low-power applications and static leakage limits all COSMOS circuits at high-bias conditions.     

5．8GHz／0．18μm低噪声放大器噪声分析

为了优化设计的5．8 GHz低噪声放大器(LNA)后仿真的各项性能指标,分析了LNA各部分寄生效应对整个电路噪声系数和增益的影响,提出了电路设计和版图设计中应采取的各种措施,使优化后的后仿真结果与前仿真结果基本一致．在考虑MOS管栅电阻和栅感应噪声电流的情况下,后仿真噪声系数为1．6 dB,前向增益为13．7 dB,功耗为8．3 mW,达到了802．11a系统集成的要求．最后给出了LNA版图和后仿真结果．     

基于0.25μm MS/RF CMOS工艺的光电单片集成接收机设计

设计了一种单片集成的光电接收机芯片.在同一衬底上制作了基于同一工艺的光电二极管与接收机电路,以消除混合集成引入的寄生影响.这种单片集成接收机采用了先进的深亚微米MS/RF(混合信号/射频)CMOS工艺,利用这种新型工艺提供的新技术对原有光电二极管进行了改进,使其部分性能显著改善,并对整个光电集成芯片性能的提高有所帮助.     

射频CMOS平面螺旋电感2-π等效电路模型参数的提取

从有理分式拟合方法出发,提出了用于射频CMOS平面螺旋电感2-π等效电路模型参数提取的新方法.通过比较提参后等效电路给出的S参数和实验测量的S参数,证明该方法的精度很高.此外,提参的策略非常直接,因此容易在CAD里面编程实现.提参得到的等效电路模型对于射频电路设计者来说也是非常有用的.