CMOS集成电路中电源和地之间的ESD保护电路设计

讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明：在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时。该保护电路不会导通．因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。     

ESD与EMP对微波晶体管损伤机理研究

主要论述了电子装备中易受静电放电(ESD)和电磁脉冲(EMP)损伤的微波半导体器件的失效模式和失效机理.实验与理论分析结果表明,电流放大系数hFE是ESD、EMP损伤的敏感参数;在ESD、EMP的作用下,器件进入雪崩击穿状态(反偏注入),从而诱发热电子注入效应,使hFE逐渐退化;BC结反偏时的失效能量低于EB结反偏时的失效能量,BC结是EMP损伤的较易损端口;改进器件的结构设计、提高器件抗ESD、EMP能量,可有效提高电子装备抗电磁脉冲的可靠性水平.     

iNARTE ESD／EMC考试常见问题

2007年《安全与电磁兼容》第1期刊登了NARTE对电磁兼容、静电放电领域工程师和技术人员认证的程序、要求等,而且2007年在中国首次组织了iNARTE的ESD工程师考试。作者将读者所关心的这一认证常见问题汇总,便于大家有更进一步的了解。     

亚微米BiCMOS电路纵向NPN管的ESD保护研究

文章以0.6μmN外延BiCMOS工艺为基础,研究了纵向NPN管的ESD保护行为,并对不同版图结构的纵向NPN管进行了ESD行为研究。实验表明,由于基区的内在电阻不一样,在该工艺条件下,CEB、CEBE结构比CBE、CBEB结构SNAPBACK效应明显,机器模式下ESD保护能力强。此外,还研究了兼容低压Vz工艺,单级保护NMOS输出管的纵向NPN器件的ESD行为,流片显示采用EB结齐纳击穿的纵向NPN能有效单级保护CMOS的输出级。     

Investigation on SCR-based ESD protection device for biomedical integrated circuits in a 0.18-μm CMOS process

In these decades, integrated circuits for biomedical electronics applications have been designed and implemented in CMOS technologies. In order to be safely used by human, all microelectronic products must meet the reliability specifications. Therefore, electrostatic discharge (ESD) must be taken into consideration. To protect the biomedical integrated circuits in CMOS technologies from ESD damage, a dual-directional silicon-controlled rectifier (DDSCR) device was presented in this work. Experimental results show that the DDSCR has the advantages of high ESD robustness, low leakage, large swing tolerance, and good latchup immunity. The DDSCR was suitable for ESD protection in biomedical integrated circuits.     

基于0.18μm工艺的I/O端口ESD防护设计

当两个拥有不同电势的物体接触时,电势差会导致电荷流动,从而产生放电,这种现象称为静电放电(Electrostatic Discharge,ESD)。ESD所产生的瞬间高电压和大电流,会烧毁击穿半导体中的器件,最终导致整个半导体芯片永久性失效。随着硅基CMOS工艺技术的不断进步,由ESD引起的失效问题也随着特征尺寸的变小而日益严重。首先分析了几种常见的静电放电模式以及测试模型,随后基于SMIC公司0.18μm BCD工艺,在传统GGNMOS抗辐照ESD结构基础上进行优化,设计一款GGNMOS+RC Power Clamp抗ESD结构。经流片测试后,证明该款电路抗ESD能力强,且性能稳定。     

用于3.3 V电源静电防护的闩锁免疫LVTSCR

传统LVTSCR的维持电压过低,器件容易受到闩锁效应的影响而无法正常关断。为了提高传统LVTSCR的维持电压,基于0.18 μm BCD工艺,提出一种内嵌P型浅阱的新型LVTSCR (EP-LVTSCR)。采用Sentaurus TCAD,对提出的器件进行建模和测试。结果表明,该EP-LVTSCR的维持电压从传统LVTSCR的1.52 V提升到3.85 V,具有免疫闩锁效应的能力,可应用于3.3 V电源的ESD防护。     

ESD系统在五大机组联锁改造中的应用

大庆化肥厂采用ＥＳＤ系统对生产装置的五大机组联锁进行改造，并首次在ＥＳＤ系统中实现了第一事故记录、语言报警、触屏３项特殊功能。     

静电放电发生器模型的研究及应用

随着微电子元件的广泛应用,静电危害现象日益突出。ESD是一种很难重复的随机过程。在这种情况下,本文根据IEC61000-4—2标准,构建等效人体．金属模型的静电仿真电路,对放电过程进行仿真分析,为静电发生器放电回路结构及元件参数的确定及参数对ESD放电过程的影响提供一定的理论参考依据,还为更好的了解ESD过程的特点及影响因素,从而进行有效的ESD保护等研究方面提供了便捷、可靠的研究手段。仿真结果表明静电波形参数均在标准误差范围之内。由此证明模型参数设计正确,对ESD过程分析合理。     

单相电能表PCB板电路的静电防护设计

单相电能表的防静电指标已成为其在研发和生产阶段的重要技术内容,也是评价电能表能否安全可靠运行的重要参数之一。本文首先介绍了静电的产生,通过对静电放电过程的研究,分析了静电放电造成电子元器件破坏的主要失效模式,并提出了相对应的防静电措施,包括印制板布板和部分电路的优化设计,有效的提高了单相电能表的抗静电的能力。