Adsp-21060的主机接口在实时图像处理中的应用

简要介绍了数字信号处理器Adsp-21060和大规模可编程逻辑器件EP1K50.详细讨论了Adsp-21060的主机接口工作模式以及一个实时图像跟踪处理器的硬件组成原理,在这个系统中EP1K50充当了主机.调试结果表明,所提出的硬件结构设计思想工作效率高,完全能够胜任实时图像处理的实际需要.     

视频压缩系统设计研究

在视频数据通信与传输过程中，视频图象庞大的数据量对系统提出了相当高的要求。一般的通信系统很容易丢失有用的信息，引起视频质量的降低。通过对基于PCI局部总线MPEG图像实时压缩系统的设计与开发，能够较好的解决这一问题。该系统在保证图像质量的基础上能得到较高的压缩比，完全满足视频数据通信与传输的要求。另外本文从软件和硬件两方面就如何解决这一问题给予了相关的压缩算法和设计思想，通过实验很好的论证了这一结论.     

飞秒激光在透明介质中制备波导器件进展

飞秒激光脉冲通过非线性相互作用可以在透明介质内部诱导载流子的激发、弛豫和折射率改变,从而用于制备光波导器件。飞秒激光无法比拟的高度局域三维加工能力使其在有源和无源波导器件制备中被广泛研究。综述了飞秒激光在多种透明介质中诱导折射率改变的机理、波导器件制备的实验进展和波导性能优化技术,分析了其研究趋势和应用前景。     

CdS薄层对有机电致发光器件性能的影响

将光电材料硫化镉(CdS)薄层插入到结构为ITO/NPB/Rubrene/NPB/DPVBi/Alq3/LiF/Al的白光有机发光器件(OLED)的Alq3和LiF之间,研究了CdS对OLED性能的影响。结果表明,0.1nm厚的CdS插入Alq3和LiF之间的器件性能最好。器件电压从7 V变化到14 V时,色度均在白光的中心区域;当电压为7V时,器件的最大电流效率为9.09cd/A;当电压为14V时,器件的最大亮度为16 370cd/m2。不加CdS时,当电压为8V时,器件的最大效率为5.16cd/A;当电压为14V时,最大亮度为6 669cd/m2。加CdS的器件比不加CdS的器件最大效率提高了1.76倍,最大亮度提高了2.42倍。     

聚合物电致发光器件中用类金刚石碳膜增强电子注入

用正丁胺作碳源,采用射频辉光等离子系统制备类金刚石碳膜(DLC),沉积在聚合物发光器件中的发光层(MEH-PPV)和铝(Al)阴极间作电子注入层.制备了结构为ITO/MEH-PPV/DLC/Al的不同DLC厚度的器件,测量了器件的I-V特性、亮度及效率,研究了DLC层对器件电子注入性能影响的机制.结果表明:当DLC厚度小于1.0nm时,其器件有较ITO/MEH-PPV/Al高的启动电压和低的发光效率;当DLC厚度在1.0～5.0nm之间时,器件的性能随着DLC厚度增加而变好;当DLC厚度为5.0nm时,器件具有最低的启动电压与最高的发光效率;当DLC厚度继续增加时,器件的性能随着DLC厚度增加而变差.并对ITO/MEH-PPV/DLC/Al和ITO/MEH-PPV/LiF/Al的器件性能进行了比较研究.     

芯片测试时如何减少电源电压波动之手法

随着半导体芯片的电源低电压化及测试高速化的发展，电源电流的变化也越来越大，由此在芯片测试时对电源电压波动抑制的要求也越来越高。为了在各种测试条件下都能给被测芯片提供更稳定的电源电压，我们开发了一种模块化的解决方法。该模块仅需简单连接在芯片测试用load board上，即能实现为芯片提供高速电流，并将电压波动抑制在50mV范围之内。接下来将结合模块实际使用情况来对该模块改善芯片正常动作环境范围进行介绍。     

基于Device Net现场总线的电动机综合保护测控装置

为提高继电保护装置的通信方法、实时响应及信号处理等性能,开发了一种基于DeviceNet总线的双CPU结构的电动机综合保护测控装置。在分析DeviceNet数据触发方式、通信连接、报文类型等关键技术的基础上,实现了针对该装置的对象建模和设备描述,并使其顺利通过联网测试。该装置集保护、测量、控制和通信等多种功能于一体。动态模拟试验和现场运行结果表明,该装置能对35kV及以下电压等级的中压电动机的各种故障做出准确判断,并具有较高的测量精度和良好的控制性能。     

纳米电子器件及其集成

对基于Top-Down加工技术的纳米电子器件如：单电子器件、共振器件、分子电子器件等的研究现状、面临的主要挑战等进行了讨论. 采用CMOS兼容的工艺成功地研制出单电子器件，观察到明显的库仑阻塞效应；在半绝缘GaAs衬底上制作了AlAs/GaAs/In0.1Ga0.9As/GaAs/AlAs双势垒共振隧穿二极管,采用环型集电极和薄势垒结构研制的共振隧穿器件，在室温下测得其峰谷电流比高达13.98，峰电流密度大于89kA/cm2；概述了交叉阵列的分子存储器的研究进展.     

集成抗ESD二极管的SOI LIGBT/LDMOS器件结构及其制作方法

为探索与国内VLSI制造工艺兼容的新型SOI LIGBT/LDMOS器件与PIC的设计理论和工艺实现方法，首次提出含有抗ESD二极管的集成SOI LIGBT/LDMOS器件截面结构和版图结构，并根据器件结构给出了阻性负载时器件的大信号等效电路. 探讨了该结构器件的VLSI工艺实现方法，设计了工艺流程. 讨论了设计抗ESD二极管相关参数所需考虑的主要因素，并给出了结构实现的工艺控制要求.     

SOI CMOS器件研究

利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。