带有小型化Balun的C波段单片GaAs pHEMT单平衡电阻性混频器

 本文介绍了一种带有小型化无源Balun的C波段单片GaAs pHEMT单平衡电阻性混频器.Balun 采用集总—分布式结构,使其长度与常用λ/4耦合线Balun相比缩小了11倍,大大降低了将无源Balun应用于C波段单片集成电路中所需的芯片尺寸.混频器采用单平衡电阻性结构,在零功耗的情况下实现了良好的线性和口间隔离性能.测试结果显示,在固定中频160MHz,本振输入功率0dBm条件下,在3.5~5GHz RF频带内,最小变频损耗为8.3dB,1dB压缩点功率为8.0dBm,LO至IF之间的隔离度为38dB.     

应用于软件无线电接收机中的无源下变频混频器

设计了一个应用于软件无线电接收机中的宽带无源下变频混频器,采用SMIC 0.13μm RF工艺实现,芯片面积0.42 mm<'2>.测试结果表明:在1.2 V电源电压下消耗了9 mA电流,工作频段0.9～2.2 GHz,电压转换增益17 dB,HP3 6～7 dBm,IIP2 40～42 dBm,DSB NF 17.5...     

Monolithic SiGe Up‐/Down‐Conversion Mixers with Active Baluns

The purpose of this paper is to describe the implementation of monolithically matching circuits, interface circuits, and RF core circuits to the same substrate. We designed and fabricated on‐chip 1 to 6 GHz up‐conversion and 1 to 8 GHz down‐conversion mixers using a 0.8 µm SiGe hetero‐junction bipolar transistor (HBT) process technology. To fabricate a SiGe HBT, we used a reduced pressure chemical vapor deposition (RPCVD) system to grow a base epitaxial layer, and we adopted local oxidation of silicon (LOCOS) isolation to separate the device terminals. An up‐conversion mixer was implemented on‐chip using an intermediate frequency (IF) matching circuit, local oscillator (LO)/radio frequency (RF) wideband matching circuits, LO/IF input balun circuits, and an RF output balun circuit. The measured results of the fabricated up‐conversion mixer show a positive power conversion gain from 1 to 6 GHz and a bandwidth of about 4.5 GHz. Also, the down‐conversion mixer was implemented on‐chip using LO/RF wideband matching circuits, LO/RF input balun circuits, and an IF output balun circuit. The measured results of the fabricated down‐conversion mixer show a positive power conversion gain from 1 to 8 GHz and a bandwidth of about 4.5 GHz.     

基于802.11a标准的CMOS正交调制器和上变频器

采用0.18μm CMOS工艺,设计并实现了应用于WLAN IEEE 802.11a的正交调制器和上变频器.正交调制器在传统的Gilbert单元基础上,采用负反馈跨导放大器来提高线性度;上变频器采用LC谐振网络作混频器负载来提高增益和电压输出摆幅.测试结果表明,在1.8V电源电压下,谐振频率点的1dB压缩点P1dB为-3.6dBm,功率转换增益为-3.6dB,电流消耗大约45.8mA.     

一种新的射频CMOS混频器结构

提出了一种低电压高增益CMOS下变频混频器的新结构.这个结构避免了堆叠晶体管,因此可以在低电压下工作.在LO信号的频率为1.452GHz,RF信号频率为1.45GHz的情况下,仿真结果表明:混频器的增益为15dB,ⅡP3为-4.5dBm,NF为17dB,最大瞬态功耗为9.3mW,直流功耗为9.2mW.并对该混频器的噪声特性和线性度进行了分析.     

2 GHz下变频混频器的设计与实现

设计并实现了一个工作于2 GHz的下变频混频器.在混频器的设计与仿真过程中,同时考虑到了压焊线、焊盘、ESD电路的影响.并给出了在电路与版图设计过程中降低高频信号对其它信号影响的方法.测试结果表明,此混频器的增益为0.6 dB,IIP3为6 dBm,噪声系数NF为18.7 dB.     

冷变性特征值的选取及应用

当齿轮产生裂纹时,其啮合刚度变化引起的振动响应特征是实现裂纹故障诊断的重要依据.建立含有齿根裂纹故障的齿轮传动系统的8自由度动力学模型,利用龙格库塔法求解;在对求得的故障响应取多种特征值,通过对比比较选出具有冷变性的特征值.测试不同裂纹情况下不同转速的振动的故障响应,试验结果与数值分析结果相符,为齿轮传动裂纹故障诊断提供了理论基础.     

一种用于超高频RFID阅读器的正交下变频混频器的分析与设计

分析了共用跨导级的正交下变频混频器的性能,包括电压转换增益、线性度、噪声系数和镜象抑制比,分析表明其在电流开关模式下比传统的Gilbert混频器对具有更好的性能.设计并优化了一个基于共用跨导级结构的用于超高频RFID阅读器的正交下变频混频器.在915MHz频段上,该混频器测得12.5dB的转换增益,10dBm的IIP3 ,58dBm的IIP2和17.6dB的SSB噪声系数.芯片采用0.18μm 1P6M RF CMOS工艺实现,在1.8V的电源电压下仅消耗3mA电流.     

采用混码器降低码型效应的全光时钟提取技术的研究

为减少全光时钟提取中的码型效应,设计了混码器对注入数据脉冲进行预处理。理论分析表明,在时域上,混码器可以改变注入数据信号脉冲幅度的概率分布,减少零码;在频域上,混码器可以减少连续谱分量。实验证明混码器能使注入数据信号的脉冲幅度集中于最大值的二分之一处,并减少零码。理论计算和实验同时证明,使用路数更多的混码器,或将几个混码器级联使用,提取的时钟能得到更大的改善。实验中使用基于半导体光放大器（SOA）的注入锁模光纤激光器进行40GHz全光时钟提取,由码型效应导致的时钟信号的幅度波动和定时抖动得到了明品的抑制．使用混码器后提取的时钟信号的定时抖动均方根（Jitter RMS）小于2．4ps。     

一种基于0.18-μm CMOS工艺的新型超宽频带毫米波混频器设计与分析

本文提出了一种超宽频带毫米波混频器电路.混频器采用分布式拓扑结构和中频功率合成技术,具有宽带宽和高转换增益.该混频器采用TSMC 0.18-μm CMOS工艺设计并制造,芯片总面积为1.67mm².测试结果表明:混频器工作频率从8GHz到40GHz,中频频率为2.5GHz时的转换增益为-0.2dB至4dB,其本振到中频端口和射频到中频端口间的隔离度均大于50dB.整个电路的直流功耗小于32mW.