FPGA与DDS研究可编程频率信号源设计和实现

本文介绍了使用硬件描述语言（VHDL）在FPGA中实现DDS的控制电路的新方法,这样HOST可以方便地控制并产生180M以下的任意频率及相位可调的正弦信号。本文给出了控制电路时序仿真波形,并验证了其可行性。     

一种基于FPGA的多通道数据采集系统的性能分析方法

以多路复用选择器作为模拟信号的输入端口,从而实现多路模拟信号的采集,再通过一定的信号滤波处理来确保最有效的模拟信号进入模数转换器中,经过转换,输出的数字量可暂存在FPGA的缓存区中,整个过程都是由FPGA来控制。最后,采用DAC-ADC间联调,比较结果,可以清楚地看到ADC的最终结果在14位。     

自适应均衡器的FPGA实现

在无线通信系统中,由于多径效应的干扰导致信号在传输过程中不可避免地产生码间干扰,因此必须在接收端增加均衡器,以消除码间干扰,提高传输质量。该自适应均衡器设计以FPGA为设计平台,使用自上而下的模块化的设计方法,利用StratixⅡ系列EP1C20F324C6芯片,采用横向滤波器结构,设计并行结构的8阶复数滤波器。最后在QuartusⅡ中进行仿真与综合,结果显示I、Q两路误差信号趋于零,从而实现自适应均衡,降低误码率。     

基于电流场的水下高速数字通信方法及实现

在水下大容量传感器数据回收的应用中,针对水声通信传输速率低、时延长的缺点,提出了以电场作为信息载体的近距离高速通信方法。基于麦克斯韦方程组推导了该方法的数学模型,讨论了影响通信距离的几个因素。在理论分析的基础上,设计了一套基于数字信号处理器(DSP)的水下电场通信系统,并进行了实验验证。实验表明,该系统可实现近距离码元速率200kbit/s条件下的无误码通信。该通信方法与水下自主航行器(AUV)技术结合,可用于水下物理场监测数据的高效回收。     

基于FPGA分布式算法的滤波器设计

研究基于分布式算法的数字滤波器设计方法,介绍了能高效实现固定常数乘法的分布式算法原理,并将分布式算法应用于FIR低通滤波器设计,实现了16阶滤波器的设计和调试.采用了EP3C25F324C8来完成滤波器的设计,其中采用串行加法器将数据进行预相加,将16阶降为8阶,降低了资源占用率并提升了处理速度.使用Matlab编程8阶固定常数系数对应256个值的查找表直接导入到FPGA的ROM中,设计方法具有兼容性,可设计更高阶次的滤波器.通过功能仿真证明,方法可行高效.     

基于MPEG-2 TS流的数字视频信号可变延时器

本文设计了一种新的基于MPEG-2 TS流语法语义的数字视颇信号可变延时器。     

一种基于FPGA的高精度大动态数字延迟单元的设计

本文提出了一种数字延迟单元的设计方案,该方案能够实现0.1ns的延迟度精度和10ms的动态范围,通过调节该方案的工作参数可以很方便的实现更大的动态范围。该电路在Virtex5系列的FPGA上实现,其核心由粗延时单元和精延时单元两部分组成,粗延时单元采用计数器法实现,精延时单元的核心由IODELAY基元构成,语言代码通过了FPGAdv软件的综合和仿真。目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上。     

相位可控双路同频信号源的FPGA部分设计与实现

介绍了直接数字频率合成(DDS)技术的基本原理,给出了基于Altera公司FPGA器件的相位可调双路同频正弦信号发生器的设计方案,同时给出了其软件程序和试验结果。试验结果表明:该方法生成的双路同频正弦信号具有波形失真小、频率和相位精度高,且输出频率与相位可调等优点。     

基于DSP定时器在伺服位置控制中的应用

对DSP定时器功能及相关寄存器进行一般性的介绍。鉴于相位检测器与定时器共享引脚,将相位检测器作为定时器的输入引脚,用编码器反馈值作为计数值,利用定时器的比较寄存器产生的中断,将位置反馈和实时控制结合起来,由电机不同的旋转速度来设定定时器计数比较值,从而实现对伺服的实时位置控制。通过实验数据表明,定时器能够应用于对实时性和精度要求较高的伺服实时位置控制。     

基于星载计算机的GPS精简捕获结构设计

低轨卫星可以采用在星载计算机中增加GPS模块的方式进行GPS定位。卫星系统对资源开销、系统功耗等要求十分苛刻,因此减小GPS模块的逻辑资源开销是十分必要的。本文设计了一种精简的GPS捕获模块,采用FFT和IFFT两种运算时分复用同一个FFT内核的方式优化了系统结构,并在FPGA中进行了实现。实验表明本方法可以显著减小系统逻辑,节省硬件资源,对GPS模块在星载计算机中的集成有重要意义。