压电致动器迟滞特性的多项式拟合建模

压电致动器具有响应速度快、功耗低、输出力大和定位精度高等优点,但是其迟滞特性给精确的微位移控制带来难度,为实现动静态特性理想的压电致动器控制,必须要针对其迟滞特性建模。对压电致动器的迟滞特性进行实验测试,在此基础上绘制其特性曲线,通过多项式拟合的方式求得满足给定精度下的特征曲线方程,完成对压电致动器迟滞特性的建模。同等输入量条件下,将实验测试结果与模型输出结果进行比较,结果表明:压电致动器静态模型误差均在1%左右,证明了该方法的有效性。     

两自由度含非线性约束碰撞系统的多共存吸引子研究

建立了一类两自由度含非线性约束且带有初始预压缩的碰撞振动系统模型,通过4阶Runge-Kutta数值算法及多参数协同仿真的方法研究了该系统迟滞域的发生区域和分布规律,并结合胞映射法分析了系统迟滞域内两种运动的稳定性,最后深入研究了基本参数的改变对系统迟滞域的影响。结果表明,在迟滞域内,随着激振频率的改变,共存运动的稳定性也会相应地发生改变。系统弹性刚度比的减小会使得系统迟滞域的频率相应地减小。     

电液比例阀独立颤振的叠加方法研究

脉宽调制信号以其高效、灵活、抗干扰能力强的特点被广泛应用在电液比例控制系统中。由于磁铁材料的磁滞和运动的摩擦力会导致液压阀稳态特性存在明显的滞环现象,滞环严重影响了阀的动态响应性能,减小滞环比较有效的方法是在驱动信号中叠加一定频率的颤振信号,目前普遍采用改变PWM波占空比的方法来实现颤振信号的叠加。通过理论推导和实验研究证明:改变PWM波的频率参数能实现频率和振幅均独立可调的颤振,这种颤振叠加方式使电磁铁平均电流和颤振电流分别受PWM占空比和PWM频率的独立控制。     

Buck-Boost变换器电流滞环控制策略的研究与改进

电流滞环控制策略具有稳态过程精度高、响应速度快的优点,但在负载电流突变过程控制效果不够理想。为了缩短变换器的动态响应时间,提高负载调整率,论文对电流滞环控制策略进行了改进,根据电容电荷平衡原理提出一种暂态电流滞环控制策略,并进行了详细地理论分析和数学建模。基于STM32F407VGT6开发板制作了Buck-Boost 变换器样机,实验结果表明,应用暂态电流滞环控制策略后,负载调整率提高了1%左右,动态响应时间缩短了200μs左右。     

对迟滞三明治系统基于Duhem算子的自适应控制

对具有迟滞非线性的三明治系统,设计了基于Duhem算子的神经网络自适应控制器.首先对前端动态子系统进行近似补偿;然后用Duhem算子描述所提出的迟滞状态,用神经网络逼近迟滞状态与迟滞输出的关系,实现对迟滞非线性的建模.基于该迟滞模型并采用伪控制技术设计神经网络自适应控制器,通过Lyapunov方法证明了系统的稳定性,并推导出神经网络的权值自适应调整律和控制律.最后通过仿真验证了该方案的有效性.     

一种机载直流浪涌抑制器的设计

研究了机载28 V直流供电系统浪涌电压对DC/DC电源的危害,对影响浪涌抑制电路的各种因素进行了探讨.提出了尖峰抑制电路、过压浪涌抑制电路和欠压浪涌抑制电路的设计方案,并将过压浪涌电路和欠压浪涌电路结合起来.基于以上方法,较全面地评估了电路在启动过程中存在的问题,并设计了滞环比较器.采用提出的方案,设计了一个实验电路.仿真和实验电路测试结果均表明,设计的电路满足使用要求.     

基于Prandtl–Ishlinskii模型的超磁致伸缩驱动器实时磁滞补偿控制研究

针对超磁致伸缩驱动器(GMA)存在复杂的磁滞非线性易降低系统性能,导致系统不稳定的问题,建立了可以精确描述磁滞现象的模型并提出了合适的驱动控制方法。首先,基于Prandtl-Ishlinskii(PI)模型对GMA磁滞建模,并采用最小均方法(LMS)进行模型参数辨识,模型预测误差为0.037 9 μm。接着,通过对PI模型解析求逆进行实时补偿控制,从而有效减小磁滞误差,补偿控制误差为0.309 μm。实验结果证明,PI模型可以精确描述GMA磁滞现象,且具有计算简单,磁滞跟踪能力强的优点。基于该模型的实时磁滞补偿控制方法可以有效减小磁滞误差,提高GMA实时驱动定位控制精度,是实现GMA精密驱动控制的一种有效方法。     

基于输入空间扩张的动态迟滞神经网络模型

针对神经网络不能直接用于辨识具有多值映射特征的迟滞非线性的不足, 利用输入空间扩张的方法, 引入动态迟滞算子来反映动态迟滞的速率依赖性, 由迟滞的输入、输入变化率和算子输出构造神经网络的扩张输入空间, 将输出空间的迟滞多值映射转换为在新的扩张输入空间上的一一映射, 从而将神经网络应用到动态迟滞非线性的辨识中. 所建立模型结构简单, 易于实现在线调整. 最后, 使用该方法对压电陶瓷执行器中的动态迟滞进行了辨识.     

中低分辨率CMOS闪烁型模数转换器的折中考虑与设计

对中低分辨率CMOS闪烁型模数转换器的四个主要模块的折中设计进行了研究.这些折中考虑包括基准电压的非理想因素、前置放大器的折中六边形思考、再生比较器的滞回作用、误差更正电路.在模块折中设计研究的基础上,CMOS闪烁型模数转换器可达到高性能和低功耗.根据这种设计考虑,采用TSMC 0.25 μm CMOS 单层多晶硅五层金属工艺实现了一个4 bit 65 MHz的高转换率的闪烁型模数转换器.