排序方式: 共有54条查询结果,搜索用时 0 毫秒
11.
基于资源共享的ALU设计 总被引:4,自引:0,他引:4
文章结合ALU设计,提出了基于等价变换的资源共享设计方法,在分析了ALU功能的基础上,给出了一个资源共享型ALU设计实例,与基于指令功能设计方法相比,资源共享设计方法在节省资源方面有独到的优势。该设计方法不仅适用于基于HDL描述的现代设计方法,而且也适用于传统的原理图设计方法。 相似文献
12.
13.
引入多端口处理器的概念并介绍三端口64位ALU及其旋转器的设计方法。为了提高处理器的工作效率,在ALU的每个输入端口设置适当容量的RAM是一种新的尝试。文中介绍了ALU端口RAM寄存器及其管理电路的设计方法。为了适应Windows环境中的多媒体数据的地址分级管理,本文提出“整地址”概念,并相应定义了qword地址和byte地址。文中也介绍了基于分级管理概念的地址发生器的设计方法以及如何使用两个地址发生器管理四种不同地址的设计方法。模块化、总线化结构是本设计的另一显著特点。 相似文献
14.
介绍了一种可用于语声信号处理的高性能EllipticBireciprocal结构低通波数字滤波器实现的集成设计方法。充分利用先进半导体工艺的速度,采用硬件复用技术,整个电路的所有运算分化为单步的加减在一带超前进位链的ALU单元上分时进行,由此节省硬件耗费。该滤波器在时域及频域上的性能已在C模拟器上经过验证,能够达到纹波系数小于0.00007dB,阻带衰减大于112dB。 相似文献
15.
兼容MIPS指令集的超标量微处理器ALU设计 总被引:2,自引:0,他引:2
文章介绍了一种兼容MIPS指令系统的32位超标量微处理器IP核(简称BSR03)的设计。重点讨论了其中的32位先行进位ALU的设计,以及对补码数与无符号数算术运算的溢出、进位、借位、比较等问题的处理方法。BSR03采用自顶向下的层次设计方法,用VH DL语言进行描述,用Active-H DL6.1进行仿真、验证,用synplify pro7.1进行综合,该设计符合预定的结果。 相似文献
16.
介绍了RISC单片机PIC16C57的运算部件,包括ALU,W寄存器,移位寄存器和状态字寄存器,详细说明了其电路结构,工作原理及设计特点。 相似文献
17.
Evolved genetic programming trees contain many repeated code fragments. Size fair crossover limits bloat in automatic programming,
preventing the evolution of recurring motifs. We examine these complex properties in detail using depth vs. size Catalan binary
tree shape plots, subgraph and subtree matching, information entropy, sensitivity analysis, syntactic and semantic fitness
correlations. Programs evolve in a self-similar fashion, akin to fractal random trees, with diffuse introns. Data mining frequent
patterns reveals that as software is progressively improved a large proportion of it is exactly repeated subtrees as well
as exactly repeated subgraphs. We relate this emergent phenomenon to building blocks in GP and suggest GP works by jumbling
subtrees which already have high fitness on the whole problem to give incremental improvements and create complete solutions
with multiple identical components of different importance. 相似文献
18.
19.
一种嵌入式RISC微处理器的整数部件设计 总被引:3,自引:2,他引:1
文章介绍了一种与ARM7TDMI兼容的32位嵌入式RISC微处理器核NPUARM的设计。重点讨论了其中的整数执行部件的设计,包括ALU、乘法器、桶式移位器、寄存器堆等重要执行部件。NPUARM的设计采用top—down方法,用Verilog HDL语言描述,经过仿真、综合、布局布线后,验证设计完全符合预定的结果。 相似文献
20.
This paper proposes a hardware-efficient low-power 2-bit ternary arithmetic logic unit (TALU) design in carbon nano tube field effect transistor technology. The proposed TALU architecture combines adder-subtractor and Ex-OR cell in one cell, thereby reducing the number of transistors by 71% in comparison with other TALU architecture. Further, the proposed TALU is optimised at transistor level with a new pass-transistor logic-based encoder circuit. Hspice simulation results show that the proposed design attains great advantages in power and power-delay product for addition and multiplication operations than reported designs. For instant, at power supply of 0.9 V, the proposed TALU consumes on average 91% and 95% less energy compared to their existing counterparts, for addition and multiplication operations, respectively. 相似文献