基于AMBA总线的UART模块设计与验证

随着微电子技术的快速发展,电子设备逐渐趋向于小型化、集成化且要求设备功耗低、体积小、重量轻、可靠性高,因此在芯片设计中集成UART模块已成为一种趋势。介绍了一种基于AMBA总线的UART模块设计与验证方法,该设计采用了自顶向下和有限状态机相结合的方法,并且在ISE开发平台上采用Verilog HDL语言实现了UART模块的设计,最后借助于FPGA验证平台进行验证。结果表明,基于AMBA总线作为标准接口实现UART模块的设计可以传输准确的数据,可以满足扩展UART通信接口的要求。     

基于AMBA总线的智能卡控制器设计

通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言(verilog)实现。利用EDA工具VCS,Design Compiler对该控制器进行仿真、综合。设计采用Altera公司的FPGA进行验证,并采用SMIC 0.18μm工艺流片成功。在阐述该控制器设计原理的基础上,进行模块划分和具体设计,最后给出仿真、综合和FPGA验证结果。     

一种基于ARM7TDMI的用户可重构SoC构架研究

提出了一种基于ARM7TDMI嵌入式内核用户可重构系统芯片构架.该架构由ARM系统的固定逻辑、重构控制模块、数据总线接口控制模块组成,相对于专用系统芯片或FPGA,该架构表现出很大的突出的灵活性、高效性.最后还对用户可重构芯片的集成开发环境及联合仿真等方面进行了详细的论述.     

基于FPGA的NAND Flash控制器设计

NAND Flash速度快、密度大、成本低,在各种数码产品中广泛使用。在详细介绍NAND Flash基础上,提出了基于AHB总线的NAND Flash控制器设计方案,并且已通过了功能验证和FPGA验证,各条指令功能均达到了预期的设计要求。     

一种新型多媒体SoC验证平台原理及其实现

提出了一种基于ADSP-BF537的新型多媒体SoC验证平台,以满足多媒体SoC音视频编解码功能模块的实时验证。介绍了整个平台的基本组成,以及BF537与SoC接口的软硬件设计;最后,以验证用于SoC的MP3硬件解码器模块为例,讨论了如何利用BF537,在多媒体SoC的FPGA原型内进行软硬件协同验证。该验证方案已经成功应用在深圳艾科创新微电子有限公司的一款多媒体SoC设计流程中。     

AMBA总线的在集成电路中的研究

本文介绍了芯片设计中由ARM公司提出的AMBA总线标准,它包括AHB(Advanced High-performance Bus)与APB(Ad-vanced Peripheral Bus)总线。AMBA中的所有模块均实现了RTL级建模。该IP在ASIC的0.13um标准单元工艺库下对模型进行了综合和优化,并在FPGA上进行了设计验证,最后将给出仿真和验证的结果。     

AMBA2.0总线RTL、CC与PVT级模型的实现

介绍了利用SystemC语言设计与完整实现AMBA2．0总线协议，在自下而上RTL，CC与PVT级的过程中用到模型设计的流程、框图、最终的测试方案与结果。该文特色在于打破了传统单一层次系统建模的局限，充分利用SystemC这个仿真平台将AMBA总线系统模型建立在不同的系统描述层次上，建立了一套跨层次的系统模型，使系统具备了很强的描述性。由于该系统模型提供了不同层次的系统仿真能力，在实践中具有很强的应用价值，而且在方法学上也提供了跨层次系统仿真建模的实例。     

一种兼容AMBA总线的实时高效静态存储管理IP的设计与实现

设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单、可支持8个64M的静态存储器、可编程控制以及进行不同数据宽度的Burst传输等特点.设计采用结构完全并行、时序完全同步的状态机设计思想,采用SIMC.18工艺进行流片,系统芯片整体面积为5mm×3.5mm,测试结果与设计目标基本一致.     

AMBA-AHB总线接口的设计与实现

对AMBA-总线进行了简要介绍,并给出-SOC芯片中DDR SDRAM控制器的AHB总线接口的具体实现和验证方法.该设计采用Verilog行RTL级实现,并在FPGA系统中得到验证.在基于0.18um工艺的库中综合频率达到160MHz,满足设计要求.     

龙芯1号IP验证方法

SoC设计中大量使用IP,其验证充分与否决定了设计的成败,其中处理器IP的验证十分复杂耗时。该文介绍龙芯1号IP的验证流程,阐述龙芯1号 IP的基本结构及功耗低、配置丰富等特点。建立龙芯1号IP的仿真环境平台,提出平台的改进思路,其验证流程比传统验证流程更具多样性和完备性。