基于USB总线的虚拟频谱分析仪设计

文章详细介绍了基于USB总线的虚拟频谱分析仪的设计过程。该仪器使用嵌入式混合处理器MC56F8323来实现动态信号的实时采集、频谱分析和数字滤波等功能。处理结果由USB2．0接口芯片CY7C68013上传至PC机．以完成数据显示、存储、绘制图形等功能。其中，CY7C68013工作于Slave FIFO模式，以实现与MC56F8323间的数据传输。该系统可同时对两路动态信号进行实时谱分析，每路采样频率高选500kHz。     

An efficient in‐network caching decision algorithm for Internet of things

Recently, content‐centric networking (CCN) has become one of the important technologies for enabling the future networks. Along with its recognized potentialities as a content retrieval and dissemination solution, CCN has been also recently considered as a promising architecture for the Internet of things (IoT), because of 2 main features such as named‐based routing and in‐network caching. However, IoT is characterized by challenging features: small storage capacity of resource‐constrained devices due to cost and limitation of energy and especially transient data that impose stringent requirements on the information freshness. As a consequence, the intrinsic caching mechanisms existing in CCN approach do not well suit IoT domains; hence, providing a specific caching policy at intermediate nodes is a very challenging task. This paper proposes an effective multiattribute in‐network caching decision algorithm that performs a caching strategy in CCN‐IoT network by considering a set of crucial attributes including the content store size, hop count, particularly key temporal properties like data freshness, and the node energy level. Simulation results proved that our proposed approach outperforms 2 cache management schemes (probabilistic least recently used and AlwaysCache–first in first out in terms of improving total hit rate, reducing data retrieval delay, and enhancing content reusability in IoT environment).     

基于并播技术的DVB发送卡设计

介绍了并行广播技术,提出了作为大规模信源的并行数据如何通过MPEG-2传输流数据发送卡实现这种海量传输的硬件实现方案,并分析了设计要点.     

DVI数字视频图像数据的实时截取方法

介绍了一种基于DVI接口的高分辨力数字视频信号进行实时截取的方法,图像截取采用了动态实时调整行列起点、按行组包的方法,利用FPGA内嵌双口FIFO,实现高分辨力图像数据的实时截取和降频实时传输。该方法可以省去外部缓存SRAM操作,扩大图像截取范围,可广泛运用于数字平板显示系统。     

基于FPGA的高速FIFO电路设计

给出异步FIFO电路在高速数据采集系统中的应用,由FPGA生成独立时钟域的FIFO缓存器,采用FIFO的可编程设置参数启动数据传输,根据读写时钟频率异同的传输要求和FIFO的特性,采用一套控制电路,解决了可变速率数据缓存和固定时钟传输的问题。     

通用线阵CCD采集系统设计

针对设计微型光谱仪时常会根据需要更换CCD,PDA的现状,采用Cypress公司的AD2131Q和Cyclone系列FPGA设计适用于多种线阵CCD和小型面阵CCD的通用采集系统．设计16口入8口出异步FIFO,提供192Kb高速缓存空间。USB器件采用快速读入方式,极大提高了数据传输速度。系统实现了多种线阵CCD采集,同时也实现了相关双采样技术,具有快速、便捷、模块化的特点。     

面向存储系统的低功耗SoC设计

降低存储系统功耗是SoC设计中的重要问题,基于对程序执行与器件特性的分析,在SDRAM中引入数据缓冲区,给出针对多进程数据访问特性的实现方法,降低了程序运行时外存设备的功耗。在EMI中实现了指令FIFO,并给出定制方法,降低了程序运行时的SDRAM能耗。实验与仿真表明,该方法能有效降低程序运行时SoC存储系统整体功耗。     

基于FPGA的UART16550的设计

串行通信在数字信息系统以及控制系统中得到了广泛的应用。针对传统UART传输速率低、稳定性相对较差的状况,介绍了高速异步串口UART16550的工作原理与设计实现,并且给出在现场可编程门阵列FPGA上的实现与验证仿真。这项设计对于片上系统之间以及与PC机之间的串行数据传输有了很大程度的改善。     

自指针先入先出电路设计的研究

本文给出一种特殊的自指针先入先出(FIFO)电路的设计。其优点是结构简单，避免了额外的寻址指针处理，然而又同样能完成异步读／写所需的指针操作。采用电子CAD技术进行仿真的结果表明电路实现了预定的功能，可用于各种需要对数据流实施速率调整的电子信息系统中。     

高速采样自适应滤波系统的集成设计与仿真

针对用分立器件构建的高速采样自适应滤波系统容易产生串扰等问题，提出了一种基于片内异步肿的集成设计方案。采用双通道高速AD器件AD9238作为输入级，用异步肿作缓存，用FPGA进行采样滤波控制。将异步肿、采样滤波控制器及自适应滤波器集成在同一FPGA上，并给出了电路图，实现了采样、自适应滤波的高速匹配控制，并在QuartusⅡ软件上进行了仿真。结果表明：该方案既能有效地降低高频可能引起的串扰，又能降低系统的成本。