基于FPGA的多路数字信号复接系统设计与实现

数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。     

DVI数字视频图像数据的实时截取方法

介绍了一种基于DVI接口的高分辨力数字视频信号进行实时截取的方法,图像截取采用了动态实时调整行列起点、按行组包的方法,利用FPGA内嵌双口FIFO,实现高分辨力图像数据的实时截取和降频实时传输。该方法可以省去外部缓存SRAM操作,扩大图像截取范围,可广泛运用于数字平板显示系统。     

基于PCI总线的数据采集卡的设计

PCI总线对于不同机型具有很强的兼容性,介绍了一种基于PCI总线的4通道数据采集卡的设计方法。PCI总线规范的实现直接决定了模块设计的成功与否,所以重点介绍了PCI总线控制器PCI9030芯片的主要特点和内部结构,并给出了其内部结构框图和桥接电路,最后对数据采集系统的技术指标、系统结构和各部分功能作了简单介绍。     

EPP高速数据采集与LabVIEW接口实现

介绍了EPP高速数据采集的方法及其在LabVIEw下的接口实现。通过直接对端口的操作，可以用LabVIEw直接产生EPP读写时序，配合外部FIFO和握手电路，完成地址的写出与数据的读入。再利用LabVIEW本身的图形工具，可以方便地构成数据的波形显示及对数据的各种处理。     

微处理器设计中提高访存效率的一种方法

低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种 Ｌｏａｄ／ Ｓｔｏｒｅ 缓冲模型，分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理，讨论了适合于 Ｉ Ｃ设计的四种实现方案，并且在微处理器 Ｎ Ｒ Ｓ４０００ 的设计中得到应用，取得了良好的效果。     

Some Consistency Conditions for Dynamic Traffic Assignment Problems

This paper explores some critical issues in modeling network traffic flow for predictive user optimal dynamic traffic assignment. They include the role of FIFO (first-in-first-out) in link, path and network traffic dynamics, minimal set representation of link traffic evolution, and consistency conditions for link models. It is found that (1) link FIFO plays a central role in modeling link, path and network traffic flow evolution, and (2) the dimension of a minimal state set that adequately describes link traffic flow under FIFO is two. Moreover, two sufficient FIFO conditions are provided, and pitfalls in using these conditions to enforce FIFO are pointed out. Finally, ramifications of these findings to DTA modeling are also discussed.     

基于FIFO的高速A/D和DSP接口设计

在DSP高速数据采集系统中,DSP往往不能适应A/D芯片的工作速率.为了提高DSP的工作效率,避免数据的丢失和方便控制,用FIFO作为两者之间的接口可以产生很好的效果.介绍了用FIFO器件CY7C4261实现A/D芯片AD9283和DSP芯片TMS320VC5416之间接口的方法,详细分析了数据从A/D送至DSP的整个过程.实际设计及应用表明该接口提高了DSP的使用效率,具有广阔的应用前景.     

通用线阵CCD采集系统设计

针对设计微型光谱仪时常会根据需要更换CCD,PDA的现状,采用Cypress公司的AD2131Q和Cyclone系列FPGA设计适用于多种线阵CCD和小型面阵CCD的通用采集系统．设计16口入8口出异步FIFO,提供192Kb高速缓存空间。USB器件采用快速读入方式,极大提高了数据传输速度。系统实现了多种线阵CCD采集,同时也实现了相关双采样技术,具有快速、便捷、模块化的特点。     

基于Petri网的喷码系统数据通路的研究

数据通路是影响喷码系统喷印速度和质量的主要因素。针对喷墨印刷系统中数据的传输与控制问题,应用着色时间Petri网,并根据控制系统的特点引入抑制弧,对传统喷码系统建立模型,分析其数据传输速度的瓶颈,提出一种新的喷码机数据通路,通过FIFO栈的使用以及命令数据和图像数据的分开传输,实现传输速度上的提高。针对改进后的系统,给出FIFO栈的Petri网设计模型和喷头驱动流程。